2010 - 2011学年 第 2 学期
数电课程设计报告
题 目：数字式电子钟的设计
专 业：通信工程
班 级：09通信工程（2）班
姓 名： 指导教师：倪琳
电气工程系
2011年6月3日
课 程 设 计 任 务 书
学生班级： 0 学生姓名： 学号：
起止日期： 2011-5-30—2011-6-5 指导教师： 倪琳
设计名称： 数字电子钟课程设计
目录
一、摘要…………………………………………………………………………4
二、设计内容…………………………………………………………………5
1、总体方案设计……………………………………………………………5
2、主要电路设计……………………………………………………………6
（1）、电路组成部分………………………………………………………6
（2）各部分具体设计方案……………………………………………6 3、555定时器…………………………………………………………………10
（1）555定时器工作原理………………………………………………10
(2）、555定时器的组成…………………………………………………11
4、总体设计电路……………………………………………………………13
5、电路总体说明……………………………………………………………14
三、心得与体会………………………………………………………………15
四、参考文献…………………………………………………………………15
一、摘要：
随之数字电子技术的发展，数字时钟在生活中的应用越来越广泛。各种仪表的工作、定时器的制作等，这些都离不开数字时钟的控制。在学习了数字电子技术这门课程后，我们应该掌握设计数字时钟的原理理及方法。这次的设计中，我们要将学到的理论知识运用到实际的电路中。我们要先了解各种芯片的功能、接线方法、引脚等内容，然后将他们有效地连接在一起，组成实际的电路。然后将电路进行调试，保证其能够达到设计的要求。通过这次课程设计，希望能使每个学生都能够掌握芯片的功能及数字时钟的设计方法。让每个学生能够将理论知识应用到实际应用中，增强学生的动手能力。同时也能使学生对数字电子技术有一个全面的了解。通过我们自己动手、亲身实践，使我们能够真正理解所学的知识，为我们将来踏入社会做准备。通过这次设计，我们能够亲身感受到现实生活中各种仪器的设计者艰辛。同时，设计能够激发我们的创新思维，让我们能在所学知识的基础上发现更多的新知识。
二、设计内容：
1. 总体方案设计：
（1）、工作原理 ：数字电子钟所采用的是十六进制计数器74LS161和十进制计数器74SL160，根据时分秒各个部分的的不同功能，设计成不同进制。秒的个位，需要10进制计数器，十位需6进制计数器。秒部分设计与分钟的设计完全相同；时部分的设计为当时钟计数到24时，使计数器的小时部分清零，从而实现整体循环计时。
（2）、各芯片的引脚图及功能表如下：
1、位同步计数器74LS161引脚结构图，如图1（74SL160的引脚结构
与74SL161完全相同）
2、与非门74LS00引脚结构图，如图2
3、74LS161功能如表1所示
4、非门真值表如表2所示
2、主要电路设计：
（一）、电路组成部分：
1、计数部分：利用74LS161芯片，74LS160芯片和74LS00芯片组成的计数器，它们采用异步连接，利用外接标准1Hz 脉冲信号进行计数。
2、显示部分：将三片74LS161芯片和三片74LS60的Q0Q1Q2Q3脚分别接到实验箱上的数码显示管上，根据脉冲的个数显示时间。
（二）各部分具体设计方案：
1、秒设计：
（1）、秒部分具体设计如图3所示。
（2）、秒的个位部分的设计：利用十进制计数器74LS160和与非门74LS00在面包板上设计10进制计数器显示秒的个位。计数器的1脚接高电平，7脚及10脚接1。因为7脚和10脚同时为1时计数器处于计数工作状态。秒的个位15脚和十位的2脚相接从而实现同步工作，1接十位的7脚和10脚。个位计数器由Q3Q2Q1Q0（0000）增加到（1001）时产生进位，十位部计数器的2脚脉冲输入端CP ，从而实现10进制计数和进位功能。
（3）秒的十位部分的设计：利用74LS161和74LS00在面包板上设计6进制计数器显示秒的十位。7脚和10脚接各位计数器的15脚（串行进位输出端），当个位计数器由Q3Q2Q1Q0（0000）增加到（1001）时产生进位，并十位部分开始计数，通过74LS00对Q1Q2与非接入74LS161的1脚清零端和分个位计数器
2
2、分设计：
（1）、分钟部分具体设计如图4示。
器显示分的个位。1脚、7脚和10脚接高电平，15脚（串行进位输出端）接十位计数器的7脚和10脚。当个位计数器由Q3Q2Q1Q0（0000）增加到（1001）时产生进位。十位计数器和各位计数器的2脚相接从而实现同步工作。并将计数器的2脚接脉冲输入端，从而实现10进制计数器和进位功能。
（3）、分的十位设计：利用74LS160和74LS00在面包板上设计6进制计数器显示分的十位。当由Q3Q2Q1Q （0000）增加到（0101）时产生进位，通过74LS00对Q2Q1与非接入74LS161的1脚清零端和小时的个位计数器的2脚脉冲输入端，从而实现6进制计数器和进位功能。
3、时设计：
（1）、小时部分具体设计如图5所示。
器显示小时的个位。7脚和10脚接高电平。15脚（串行进位输出端）接入十位计数器的7脚和10脚，个位计数器和十位计数器的2脚相接从而实现同步工作方式。小时十位计数器的2脚脉冲输入端，从而实现10进制计数器和进位功能。
（3）、时的十位设计：利用74LS161和74LS00在面包板上设计计数器显示分钟的十位。当十位计数器由Q3Q2Q1Q0（0000）增加到（0010）并且个位计数器Q3Q2Q1Q0由（0000）增加到（0100）时，通过74LS00对十位计数器的Q1和个位计数器Q2与非，分别接入十位和个位的74LS161的1脚清零端，从而共同完成24进制计数器并清零。
3、555定时器：
（1）555定时器工作原理：
555定时器的内部电路框图如图2.1.1所示。555定时器的功能主要由两个比较器决定。两个比较器的输出电压控制RS 触发器和放电管的状态。在电源与地之间加上电压，当5脚悬空时，则电压比较器C1
1，C2的反向输入端电压为3VCC 。
1
若触发输入端TR 的电压小于3VCC ，则比较器C2的输出为0，可使
2
RS 触发器置1，使输出端OUT=1。如果阈值输入端TH 的电压大于3VCC ，
1
同时TR 端的电压大于3VCC ，则C1的输出为0，C2的输出为1，可将RS 触发器置0，使输出为0电平。555定时器的内部电路框图如图
2.1.2所示。它内部包括两个电压比较器，三个等值串联电阻，一个
1
RS 触发器，一个放电管T 及功率输出级。它提供两个基准电压3VCC 2
和3VCC 。
2010 - 2011学年 第 2 学期
数电课程设计报告
题 目：数字式电子钟的设计
专 业：通信工程
班 级：09通信工程（2）班
姓 名： 指导教师：倪琳
电气工程系
2011年6月3日
课 程 设 计 任 务 书
学生班级： 0 学生姓名： 学号：
起止日期： 2011-5-30—2011-6-5 指导教师： 倪琳
设计名称： 数字电子钟课程设计
目录
一、摘要…………………………………………………………………………4
二、设计内容…………………………………………………………………5
1、总体方案设计……………………………………………………………5
2、主要电路设计……………………………………………………………6
（1）、电路组成部分………………………………………………………6
（2）各部分具体设计方案……………………………………………6 3、555定时器…………………………………………………………………10
（1）555定时器工作原理………………………………………………10
(2）、555定时器的组成…………………………………………………11
4、总体设计电路……………………………………………………………13
5、电路总体说明……………………………………………………………14
三、心得与体会………………………………………………………………15
四、参考文献…………………………………………………………………15
一、摘要：
随之数字电子技术的发展，数字时钟在生活中的应用越来越广泛。各种仪表的工作、定时器的制作等，这些都离不开数字时钟的控制。在学习了数字电子技术这门课程后，我们应该掌握设计数字时钟的原理理及方法。这次的设计中，我们要将学到的理论知识运用到实际的电路中。我们要先了解各种芯片的功能、接线方法、引脚等内容，然后将他们有效地连接在一起，组成实际的电路。然后将电路进行调试，保证其能够达到设计的要求。通过这次课程设计，希望能使每个学生都能够掌握芯片的功能及数字时钟的设计方法。让每个学生能够将理论知识应用到实际应用中，增强学生的动手能力。同时也能使学生对数字电子技术有一个全面的了解。通过我们自己动手、亲身实践，使我们能够真正理解所学的知识，为我们将来踏入社会做准备。通过这次设计，我们能够亲身感受到现实生活中各种仪器的设计者艰辛。同时，设计能够激发我们的创新思维，让我们能在所学知识的基础上发现更多的新知识。
二、设计内容：
1. 总体方案设计：
（1）、工作原理 ：数字电子钟所采用的是十六进制计数器74LS161和十进制计数器74SL160，根据时分秒各个部分的的不同功能，设计成不同进制。秒的个位，需要10进制计数器，十位需6进制计数器。秒部分设计与分钟的设计完全相同；时部分的设计为当时钟计数到24时，使计数器的小时部分清零，从而实现整体循环计时。
（2）、各芯片的引脚图及功能表如下：
1、位同步计数器74LS161引脚结构图，如图1（74SL160的引脚结构
与74SL161完全相同）
2、与非门74LS00引脚结构图，如图2
3、74LS161功能如表1所示
4、非门真值表如表2所示
2、主要电路设计：
（一）、电路组成部分：
1、计数部分：利用74LS161芯片，74LS160芯片和74LS00芯片组成的计数器，它们采用异步连接，利用外接标准1Hz 脉冲信号进行计数。
2、显示部分：将三片74LS161芯片和三片74LS60的Q0Q1Q2Q3脚分别接到实验箱上的数码显示管上，根据脉冲的个数显示时间。
（二）各部分具体设计方案：
1、秒设计：
（1）、秒部分具体设计如图3所示。
（2）、秒的个位部分的设计：利用十进制计数器74LS160和与非门74LS00在面包板上设计10进制计数器显示秒的个位。计数器的1脚接高电平，7脚及10脚接1。因为7脚和10脚同时为1时计数器处于计数工作状态。秒的个位15脚和十位的2脚相接从而实现同步工作，1接十位的7脚和10脚。个位计数器由Q3Q2Q1Q0（0000）增加到（1001）时产生进位，十位部计数器的2脚脉冲输入端CP ，从而实现10进制计数和进位功能。
（3）秒的十位部分的设计：利用74LS161和74LS00在面包板上设计6进制计数器显示秒的十位。7脚和10脚接各位计数器的15脚（串行进位输出端），当个位计数器由Q3Q2Q1Q0（0000）增加到（1001）时产生进位，并十位部分开始计数，通过74LS00对Q1Q2与非接入74LS161的1脚清零端和分个位计数器
2
2、分设计：
（1）、分钟部分具体设计如图4示。
器显示分的个位。1脚、7脚和10脚接高电平，15脚（串行进位输出端）接十位计数器的7脚和10脚。当个位计数器由Q3Q2Q1Q0（0000）增加到（1001）时产生进位。十位计数器和各位计数器的2脚相接从而实现同步工作。并将计数器的2脚接脉冲输入端，从而实现10进制计数器和进位功能。
（3）、分的十位设计：利用74LS160和74LS00在面包板上设计6进制计数器显示分的十位。当由Q3Q2Q1Q （0000）增加到（0101）时产生进位，通过74LS00对Q2Q1与非接入74LS161的1脚清零端和小时的个位计数器的2脚脉冲输入端，从而实现6进制计数器和进位功能。
3、时设计：
（1）、小时部分具体设计如图5所示。
器显示小时的个位。7脚和10脚接高电平。15脚（串行进位输出端）接入十位计数器的7脚和10脚，个位计数器和十位计数器的2脚相接从而实现同步工作方式。小时十位计数器的2脚脉冲输入端，从而实现10进制计数器和进位功能。
（3）、时的十位设计：利用74LS161和74LS00在面包板上设计计数器显示分钟的十位。当十位计数器由Q3Q2Q1Q0（0000）增加到（0010）并且个位计数器Q3Q2Q1Q0由（0000）增加到（0100）时，通过74LS00对十位计数器的Q1和个位计数器Q2与非，分别接入十位和个位的74LS161的1脚清零端，从而共同完成24进制计数器并清零。
3、555定时器：
（1）555定时器工作原理：
555定时器的内部电路框图如图2.1.1所示。555定时器的功能主要由两个比较器决定。两个比较器的输出电压控制RS 触发器和放电管的状态。在电源与地之间加上电压，当5脚悬空时，则电压比较器C1
1，C2的反向输入端电压为3VCC 。
1
若触发输入端TR 的电压小于3VCC ，则比较器C2的输出为0，可使
2
RS 触发器置1，使输出端OUT=1。如果阈值输入端TH 的电压大于3VCC ，
1
同时TR 端的电压大于3VCC ，则C1的输出为0，C2的输出为1，可将RS 触发器置0，使输出为0电平。555定时器的内部电路框图如图
2.1.2所示。它内部包括两个电压比较器，三个等值串联电阻，一个
1
RS 触发器，一个放电管T 及功率输出级。它提供两个基准电压3VCC 2
和3VCC 。