[超大规模集成电路测试]课程作业

《超大规模集成电路测试》课程作业

一、作业要求：

上课做过报告的同学不再安排作业任务。未做报告的同学每人一题，组内不能重复（比如黄希雷选择习题4，张一栋选择习题5，杨鑫选择习题6）。提交打印版，截止时间：2012.12.13。

二、分组

三、《超大规模集成电路测试》课程习题

1、对于图1的电路，计算组合SCOAP可测试性度量（可控制性和可观测性）

图1

2、对于图2的电路，计算组合SCOAP可测试性度量（可控制性和可观测性）

图2

3、对于图3的电路，计算组合SCOAP可测试性度量（可控制性和可观测性）

图3

4、采用Roth的D_ALG，对修改的Schneider电路中扇出分支h s-a-1故障进行

ATPG，如图4所示。

图4

5、对于图5电路中的h1 s-a-1故障，采用D算法进行ATPG。

图5

6、对于图6中的r s-a-0故障，采用FAN ATPG算法生成测试矢量。

图6

7、对于图7中的NOT门输出的s-a-1故障导出一个测试码。

图7

8、对于图8中的NAND门的C输入上的s-a-1故障的测试码，并说明这是一个振荡故障。将无故障的功能重新设计成组合电路。

图8

9、导出图9电路中A s-a-1故障的一个测试码，并对该故障设计一个多重观察测试。

图9

10、考虑图10电路中的路径C-F-G：1）导出C处上升转变的测试矢量；2）如果在B出施加下降转变，上述测试矢量可以工作吗？3）当所有门具有一个延迟单元时，画出2）情况的所有信号波形。4）如何诊断有故障路径。

图10

11、假定芯片有100 000个门和2000个触发器。一个组合ATPG程序为完全测试这个逻辑生成了500个矢量。单个扫描链设计将需要大约106个时钟周期进行测试。如果实现20条扫描链，计算扫描测试的长度。假定电路有20个原始输入数据管脚和20个原始输出数据管脚，而且对测试只能增加一个额外的管脚，对新设计需要多少额外的门开销？ 12、

计算有特征多项式为f(x)x8x7x21的标准LFSR生成的前8个测

试矢量，其初始值是“00000001”，其中1在最低位。 13、

计算有特征多项式为f(x)=x3x1的取模LFSR生成的前8个测试矢

量，假定该LFSR初始化为“001”，其中1在最低位。 14、

图16.8（此图在教材中）中的印刷电路板有4个芯片，期特性如下：

不适用JTAG BYPASS指令，使用外部测试仪通过边界扫描链施加测试矢量，只测试芯片1-4（不包含互连），计算一次测试中4个测试阶段的测试时间，其中电路板上时钟速率是512MHz。再重新计算使用JTAG BYPASS指令测试芯片1-4的测试时间。

15、

使用与习题14同样的系统，现在要求计算实现互连延迟故障测试的测试模式和测试时间。对每个被测试的互连，对上升变化，这需要有两个测试矢量的一个测试码，对下降变化延迟测试需要另一个。描述测试互连所需要的JTAG指令序列，并计算在100MHz时钟频率下的测试时间。