课题十三 扫频信号发生器的安装与调试
1、 实训目的
（1） 了解集成锁相环电路CD4046的基本原理及功能。 （2） 熟悉扫频信号的特点及波形。
2、 实训设备及器材
（1） 实训设备：直流稳压电源1台，示波器1台，万用表1只，面包板1块。 （2） 实训器材：CD4046、NE555、三极管、电阻、电容。
3、 实训电路及说明
(1)锁相环的介绍
锁相的意义是相位同步的自动控制, 能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环, 简称PLL 。它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。锁相环主要由相位比较器（PD ）、压控振荡器（VCO ）、低通滤波器(LPF)三部分组成, 如图2-13-1所示。
图2-13-1 低通滤波器原理框图
压控振荡器的输出U 0接至相位比较器的一个输入端, 其输出频率的高低由低通滤波器上建立起来的平均电压U d 大小决定。施加于相位比较器另一个输入端的外部输入信号U i 与来自压控振荡器的输出信号U O 相比较, 比较结果产生的误差输出电压U Ψ正比于U i 和U o 两个信号的相位差, 经过低通滤波器滤除高频分量后, 得到一个平均值电压U d 。这个平均值电压U d 朝着减小VCO 输出频率和输入频率之差的方向变化, 直至VCO 输出频率和输入信号频率获得一致。这时两个信号的频率相同, 两相位差保持恒定（即同步）称作相位锁定。
当锁相环入锁时, 它还具有“捕捉”信号的能力,VCO 可在某一范围内自动跟踪输入信号的变化, 如果输入信号频率在锁相环的捕捉范围内发生变化, 锁相环能捕捉到输人信号频率, 并强迫VCO 锁定在这个频率上。锁相环应用非常灵活, 如果输入信号频率f 1不等于VCO
输出信号频率f 2, 而要求两者保持一定的关系, 例如比例关系或差值关系, 则可以在外部加入一个运算器, 以满足不同工作的需要。
(2) CD4046锁相环集成电路
过去的锁相环多采用分立元件和模拟电路构成, 现在常使用集成电路的锁相环,CD4046是通用的CMOS 锁相环集成电路, 其特点是电源电压范围宽（为3V －18V ）, 输入阻抗高(约100M Ω), 动态功耗小, 在中心频率f 0为10kHz 下功耗仅为600μW, 属微功耗器件。图2-13-2是CD4046的引脚排列, 采用 16 脚双列直插式, 各引脚功能如下：
1脚相位输出端, 环路入锁时为高电平, 环路失锁时为低电平。 2脚相位比较器Ⅰ的输出端。 3脚比较信号输入端。 4脚压控振荡器输出端。
5脚禁止端, 高电平时禁止, 低电平时允许压控振荡器工作。 6、7脚外接振荡电容。 8、16脚电源的负端和正端。 9脚压控振荡器的控制端。 10脚解调输出端, 用于FM 解调。 11、12脚外接振荡电阻。 13脚相位比较器Ⅱ的输出端。 14脚信号输入端。
15脚内部独立的齐纳稳压管负极。
图2-13-2 CD4046引脚图 图2-13-3 CD4046内部逻辑图
PH PH PH C 1 C 1 V SS DD 11 02 2 1 0 1
图2-13-3是CD4046内部电原理框图, 主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO ）、线性放大器、源跟随器、整形电路等部分构成。比较器Ⅰ采用异或门结构, 当两个输人端信号U i 、U O 的电平状态相异时（即一个高电平, 一个为低电平）, 输出端信号U Ψ为高电平; 反之,U i 、U O 电平状态相同时（即两个均为高, 或均为低电平）,U Ψ输出为低电平。当U i 、U O 的相位差Δφ在0°-180°范围内变化时,U Ψ的脉冲宽度亦随之改变, 即占空比亦在改变。
CD4046工作原理如下：输入信号 Ui 从14脚输入后, 经放大器A 1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端, 图2-13-3开关K 拨至2脚, 则比较器Ⅰ将从3脚输入的比较信号U o 与输入信号U i 作相位比较, 从相位比较器输出的误差电压U Ψ则反映出两者的相位差。U Ψ经R 3、R 4及C 2滤波后得到一控制电压U d 加至压控振荡器VCO 的输入端9脚, 调整VCO 的振荡频率f 2, 使f 2迅速逼近信号频率f 1。VCO 的输出又经除法器再进入相位比较器Ⅰ, 继续与Ui 进行相位比较, 最后使得f 2＝f 1, 两者的相位差为一定值, 实现了相位锁定。若开关K 拨至13脚, 则相位比较器Ⅱ工作, 过程与上述相同, 不再赘述。
(3)扫频信号发生器
所谓扫频是指信号在一定范围内，频率由高到低（或由低到高）循环连续变化的过程。图2-13-4电路中利用555的7脚内部放电三极管的导通与截止通过R 1、R 2、R 3和C 1的充放电过程，产生线性良好的锯齿波，锯齿波的频率（即扫描频率）取决于R 1、R 2、R 3和C 1, 按
f =
1
进行计算。通过三极管VT 的驱动，此线性变化的电压加到CD4046的9
π(R1+R 2+R 3)C 1
脚，由于CD4046的压控振荡控制脚有线性变化的电压，因此在4脚输出的振荡频率就会产生连续变化的频率信号，其扫描范围取决于R 6、C 3、R 7。
图2-13-4 扫频信号发生器电路图
4、 实训内容及步骤
按图2-13-4组装扫频信号发生器，首先组装由555
定时器组成的锯齿波发生电路，完
成后用示波器测量7脚波形，观察，并记录。紧接安装以三极管VT 组成的驱动电路，完成后测量三极管发射极波形，与刚才所测波形比较。最后将CD4046单元电路部分组装完毕。按公式f =
5、 实训报告
(1)观察555的7脚波形，并记录，频率与计算值f =
1
进行比较。
1.41(R1+R 2+R 3)C 1
1
进行比较，
2πR 6C 3
1
计算中心频率。
2πR 6C 3
(2)观察CD4046的4脚输出波形，并记录，频率的中心值与计算值f =并在CD4046的1脚接电压表，观察其锁相指示（H/L）。
6、 预习思考题
（1）如果电路2-13-4中CD4046的9脚直接接电源，4脚波形是什么？ （2）用计数器（如：CD4017）和锁相环电路CD4046设计一个N 倍频电路。
课题十三 扫频信号发生器的安装与调试
1、 实训目的
（1） 了解集成锁相环电路CD4046的基本原理及功能。 （2） 熟悉扫频信号的特点及波形。
2、 实训设备及器材
（1） 实训设备：直流稳压电源1台，示波器1台，万用表1只，面包板1块。 （2） 实训器材：CD4046、NE555、三极管、电阻、电容。
3、 实训电路及说明
(1)锁相环的介绍
锁相的意义是相位同步的自动控制, 能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环, 简称PLL 。它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。锁相环主要由相位比较器（PD ）、压控振荡器（VCO ）、低通滤波器(LPF)三部分组成, 如图2-13-1所示。
图2-13-1 低通滤波器原理框图
压控振荡器的输出U 0接至相位比较器的一个输入端, 其输出频率的高低由低通滤波器上建立起来的平均电压U d 大小决定。施加于相位比较器另一个输入端的外部输入信号U i 与来自压控振荡器的输出信号U O 相比较, 比较结果产生的误差输出电压U Ψ正比于U i 和U o 两个信号的相位差, 经过低通滤波器滤除高频分量后, 得到一个平均值电压U d 。这个平均值电压U d 朝着减小VCO 输出频率和输入频率之差的方向变化, 直至VCO 输出频率和输入信号频率获得一致。这时两个信号的频率相同, 两相位差保持恒定（即同步）称作相位锁定。
当锁相环入锁时, 它还具有“捕捉”信号的能力,VCO 可在某一范围内自动跟踪输入信号的变化, 如果输入信号频率在锁相环的捕捉范围内发生变化, 锁相环能捕捉到输人信号频率, 并强迫VCO 锁定在这个频率上。锁相环应用非常灵活, 如果输入信号频率f 1不等于VCO
输出信号频率f 2, 而要求两者保持一定的关系, 例如比例关系或差值关系, 则可以在外部加入一个运算器, 以满足不同工作的需要。
(2) CD4046锁相环集成电路
过去的锁相环多采用分立元件和模拟电路构成, 现在常使用集成电路的锁相环,CD4046是通用的CMOS 锁相环集成电路, 其特点是电源电压范围宽（为3V －18V ）, 输入阻抗高(约100M Ω), 动态功耗小, 在中心频率f 0为10kHz 下功耗仅为600μW, 属微功耗器件。图2-13-2是CD4046的引脚排列, 采用 16 脚双列直插式, 各引脚功能如下：
1脚相位输出端, 环路入锁时为高电平, 环路失锁时为低电平。 2脚相位比较器Ⅰ的输出端。 3脚比较信号输入端。 4脚压控振荡器输出端。
5脚禁止端, 高电平时禁止, 低电平时允许压控振荡器工作。 6、7脚外接振荡电容。 8、16脚电源的负端和正端。 9脚压控振荡器的控制端。 10脚解调输出端, 用于FM 解调。 11、12脚外接振荡电阻。 13脚相位比较器Ⅱ的输出端。 14脚信号输入端。
15脚内部独立的齐纳稳压管负极。
图2-13-2 CD4046引脚图 图2-13-3 CD4046内部逻辑图
PH PH PH C 1 C 1 V SS DD 11 02 2 1 0 1
图2-13-3是CD4046内部电原理框图, 主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO ）、线性放大器、源跟随器、整形电路等部分构成。比较器Ⅰ采用异或门结构, 当两个输人端信号U i 、U O 的电平状态相异时（即一个高电平, 一个为低电平）, 输出端信号U Ψ为高电平; 反之,U i 、U O 电平状态相同时（即两个均为高, 或均为低电平）,U Ψ输出为低电平。当U i 、U O 的相位差Δφ在0°-180°范围内变化时,U Ψ的脉冲宽度亦随之改变, 即占空比亦在改变。
CD4046工作原理如下：输入信号 Ui 从14脚输入后, 经放大器A 1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端, 图2-13-3开关K 拨至2脚, 则比较器Ⅰ将从3脚输入的比较信号U o 与输入信号U i 作相位比较, 从相位比较器输出的误差电压U Ψ则反映出两者的相位差。U Ψ经R 3、R 4及C 2滤波后得到一控制电压U d 加至压控振荡器VCO 的输入端9脚, 调整VCO 的振荡频率f 2, 使f 2迅速逼近信号频率f 1。VCO 的输出又经除法器再进入相位比较器Ⅰ, 继续与Ui 进行相位比较, 最后使得f 2＝f 1, 两者的相位差为一定值, 实现了相位锁定。若开关K 拨至13脚, 则相位比较器Ⅱ工作, 过程与上述相同, 不再赘述。
(3)扫频信号发生器
所谓扫频是指信号在一定范围内，频率由高到低（或由低到高）循环连续变化的过程。图2-13-4电路中利用555的7脚内部放电三极管的导通与截止通过R 1、R 2、R 3和C 1的充放电过程，产生线性良好的锯齿波，锯齿波的频率（即扫描频率）取决于R 1、R 2、R 3和C 1, 按
f =
1
进行计算。通过三极管VT 的驱动，此线性变化的电压加到CD4046的9
π(R1+R 2+R 3)C 1
脚，由于CD4046的压控振荡控制脚有线性变化的电压，因此在4脚输出的振荡频率就会产生连续变化的频率信号，其扫描范围取决于R 6、C 3、R 7。
图2-13-4 扫频信号发生器电路图
4、 实训内容及步骤
按图2-13-4组装扫频信号发生器，首先组装由555
定时器组成的锯齿波发生电路，完
成后用示波器测量7脚波形，观察，并记录。紧接安装以三极管VT 组成的驱动电路，完成后测量三极管发射极波形，与刚才所测波形比较。最后将CD4046单元电路部分组装完毕。按公式f =
5、 实训报告
(1)观察555的7脚波形，并记录，频率与计算值f =
1
进行比较。
1.41(R1+R 2+R 3)C 1
1
进行比较，
2πR 6C 3
1
计算中心频率。
2πR 6C 3
(2)观察CD4046的4脚输出波形，并记录，频率的中心值与计算值f =并在CD4046的1脚接电压表，观察其锁相指示（H/L）。
6、 预习思考题
（1）如果电路2-13-4中CD4046的9脚直接接电源，4脚波形是什么？ （2）用计数器（如：CD4017）和锁相环电路CD4046设计一个N 倍频电路。