数据通路组成实验
一、 实验目的
1. 将运算器模块与存储器模块联机；
2. 进一步熟悉计算机的数据通路。
二、 实验设备
TDN-CM+计算机组成原理实验箱一台，排线若干
三、 实验内容
1．实验原理
实验原理如图4-1所示，它是将前面进行的运算器实验模块和存储器实验模块两部分电路连接在一起形成的。由于RAM 是三态门输出，因此可以将RAM 连接到运算器的数据总线BUS 上。这样，写入RAM 的数据可以由运算器提供，而从RAM 读出数据可以送到运算器的暂存工作寄存器保存。
图4-1
2．实验步骤
1) 向寄存器DR1、DR2中置入已知数据，完成以下运算：
( DR1 + DR2 ) → DR2
( DR1 ⊕ DR2 ) → DR1
2) 运算正常后，将DR1、DR2的数据分别写入到RAM 的AA 和AB （十六进制）单元中；
3) 从RAM 的AA ，AB 单元读出刚刚写入的数据分别写入到寄存器DR2和DR1中，并检查RAM
写入和读出的数据是否正确；
4) 将全“1”和全“0”分别写入RAM 的AC 、AD 单元中；
5) 将AC 、AD 单元中的全“1”和全“0”分别读到DR1和DR2中，检查RAM 写入和读出的
数据是否正确。
四、 实验要求
1．做好实验预习，掌握实验电路的数据通路特点和集成电路的功能特性，画出连接实验线路；
2．写出实验报告。
五、 实验接线图
数据通路组成实验
一、 实验目的
1. 将运算器模块与存储器模块联机；
2. 进一步熟悉计算机的数据通路。
二、 实验设备
TDN-CM+计算机组成原理实验箱一台，排线若干
三、 实验内容
1．实验原理
实验原理如图4-1所示，它是将前面进行的运算器实验模块和存储器实验模块两部分电路连接在一起形成的。由于RAM 是三态门输出，因此可以将RAM 连接到运算器的数据总线BUS 上。这样，写入RAM 的数据可以由运算器提供，而从RAM 读出数据可以送到运算器的暂存工作寄存器保存。
图4-1
2．实验步骤
1) 向寄存器DR1、DR2中置入已知数据，完成以下运算：
( DR1 + DR2 ) → DR2
( DR1 ⊕ DR2 ) → DR1
2) 运算正常后，将DR1、DR2的数据分别写入到RAM 的AA 和AB （十六进制）单元中；
3) 从RAM 的AA ，AB 单元读出刚刚写入的数据分别写入到寄存器DR2和DR1中，并检查RAM
写入和读出的数据是否正确；
4) 将全“1”和全“0”分别写入RAM 的AC 、AD 单元中；
5) 将AC 、AD 单元中的全“1”和全“0”分别读到DR1和DR2中，检查RAM 写入和读出的
数据是否正确。
四、 实验要求
1．做好实验预习，掌握实验电路的数据通路特点和集成电路的功能特性，画出连接实验线路；
2．写出实验报告。
五、 实验接线图