课后答案网（http://www.khdaw.com）
第一章数字逻辑基础
第一节重点与难点
一、重点：1.数制2.编码
(1)二—十进制码（BCD码）
在这种编码中，用四位二进制数表示十进制数中的0~9十个数码。常用的编码有8421BCD码、5421BCD码和余3码。
8421BCD码是由四位二进制数0000到1111十六种组合中前十种组合，即0000~1001来代表十进制数0~9十个数码，每位二进制码具有固定的权值8、4、2、1，称有权码。
余3码是由8421BCD码加3（0011）得来，是一种无权码。(2)格雷码
格雷码是一种常见的无权码。这种码的特点是相邻的两个码组之间仅有一位不同，因而其可靠性较高，广泛应用于计数和数字系统的输入、输出等场合。
3.逻辑代数基础
(1)逻辑代数的基本公式与基本规则
逻辑代数的基本公式反映了二值逻辑的基本思想，是逻辑运算的重要工具，也是学习数字电路的必备基础。
逻辑代数有三个基本规则，利用代入规则、反演规则和对偶规则使逻辑函数的公式数目倍增。
(2)逻辑问题的描述
逻辑问题的描述可用真值表、函数式、逻辑图、卡诺图和时序图，它们各具特点又相互关联，可按需选用。
(3)图形法化简逻辑函数
图形法比较适合于具有三、四变量的逻辑函数的简化。二、难点：
1.给定逻辑函数，将逻辑函数化为最简用代数法化简逻辑函数，熟练运用四个基本个包围圈尽可能画大。
2.卡诺图的灵活应用
3.电路的设计
如何正确分析命题，设计出逻辑电路呢？通常的步骤如下：
12．根据真值表，写出逻辑表达式；
ww课w.后ha答ck案sh网p. cn
课后答案网（http://www.khdaw.com）
3．对逻辑表达式进行变换化简；4．最后按工程要求画出逻辑图。三、考核题型与考核重点
1．概念与简答
题型1为填空、判断和选择；题型2为叙述基本概念与特点。建议分配的分数为2～4分。2．综合与设计
题型为与后续章节内容的综合型题目。建议分配的分数为3～6分。
第二节思考题题解
题1.1什么是8421BCD编码？8421BCD码与二进制数之间有何区别？
答：8421BCD码又称二-十进制码，使用此代码来表示人们习惯的十进制数码的编码方法。8421BCD码是用0000-1111中前的10个数表示0～9，而二进制数是0000-1111每个值都有效，表示0～15的数。
题1.2逻辑代数中有几种基本运算？其中与运算、或运算同二进制数的乘法和加法算术运算规律比较有何区别？
答：三种基本逻辑运算是与、或、非。与运算与一位二进制数的乘法运算结果相似，但是没有进位；或运算和一位二进制数的加法运算结果相似，但是当两个数都是1时，或运算的结果仍旧是1，而加法的结果是0，并有一位进位。
题1.3设A、B、C为逻辑变量
若A+B=A+C，问B=C吗？为什么？若A⋅B=A⋅C，问B=C吗？为什么？
若A+B=A+C且A⋅B=A⋅C，问B=C吗？为什么？
答：若A+B=A+CB不一定等于C，因为当A=1时，无论B和C取何值，等式两边都等于1，即A+B=A+C。
若A·B=A·CB不一定等于C，因为当A=0时，无论B和C取何值，等式两边都等于0，即A·B=A·
若A+B=A+C可得B=C；而当AB=A·C，无论A题1.4（1（2（3（4答：（1（2（3）=A++AC+CD=A⋅⋅AC⋅ 课w.后ha答ck案sh网p. cn
课后答案网（http://www.khdaw.com）
（4）F=(A+D)(+)(+C)=A+D++++C=+AD+B题1.5逻辑函数有几种表示方法？它们之间如何相互转换？
答：逻辑函数有五种常用表达方法，分别是与或式，或与式，与非与非式，或非或非式和与或非式。与或式和或与式是基本表达方法，它们之间的转化利用包含律，分配律等基本方法完成。与非与非式是由与或式两次取反，利用反演律变换的。或非或非式是由或与式两次取反，利用反演律变换的。与或非式是由或与式两次取反，然后两次用反演律变换的。
题1.6最小项的逻辑相邻的含义是什么？在卡诺图中是怎样体现的？答：最小项的逻辑相邻是指最小项内所含的变量中只有一个变量互为补，反映在卡诺图中是几何位置相邻。
题1.7试总结并说出
（1）由真值表写逻辑函数式的方法；（2）由函数式列真值表的方法；（3）从逻辑图写逻辑函数式的方法；（4）从逻辑函数式画逻辑图的方法；（5）卡诺图的绘制方法；
（6）利用卡诺图化简函数式的方法。答：（1）将真值表中每个输出为1的输入变量取值组合写成一个乘积项，若输入变量取值为1，乘积项中的因子用原变量表示，反之用反变量表示，然后将这些乘积项做逻辑加。
（2）给函数式中所有输入量依次赋值，观察取这些输入组合的情况下输出的状态，绘制真值表。
（3）逻辑图的逻辑符号就是表示函数式间的运算关系，将对应的逻辑符号转换成逻辑运算符，写成逻辑函数式。
（4）将逻辑函数式中的逻辑符号相应转化成各种逻辑门来表示。
（5）根据变量的个数决定卡诺图的方框数，卡诺图中行列变量的取值按循环码规律排列，以保证几何位置上相邻的方格其对应的最小项为逻辑相邻项。
（6）用卡诺图化简函数时，首先将函数填入相应的卡诺图中，然后按作圈原则将图上填1的方格圈起来，要求圈的数量少，范围大，每个圈用对应的积项表示，最后将所有积项逻辑相加，就得到了最简的与或表达式。最简或与表达式化简是将所有取0的作圈，然后将所有圈用对应的和项表示，注意若圈对应的变量取值是0写成原变量，取1写成反变量，最后将所有和项逻辑乘。
题1.81的逻辑组合完全满足输出值为1函数都是唯一的。
题1.9答：采用图解法，根据作圈的需要这些格可以视为“1”也可以视为“0”。
题1.10或、异或运算可以通过卡诺图中对应的最小项作答：或、异或运算相当于逻辑函数各个最小项的运算，也就是卡诺图然后化简得到最简的表达式。
ww课w.后ha答ck案sh网p. cn
课后答案网（http://www.khdaw.com）
第三节习题题解
习题1.1将下列二进制数分别转换成八进制数、十六进制数和十进制数。（1）100110；（2）100101101.110；（3）[1**********].100101；（4）[1**********]0.10100111。解：(100110)2=(46)8=(26)16=(38)；
(100101101.110)2=(455.6)8=(12D.C)16=(301.75)；
([1**********].100101)2=(2071.45)8=(439.94)16=(1081.578125)；
([1**********]0.10100111)2=(7732.516)8=(FDA.A7)16=(4058.65234375)。习题1.2写出下列十进制数的8421BCD码。（1）（2003）D；（2）（99）D；（3）（48.5）D；（4）（12.08）D。解：（1）（2003）D=([**************]1)8421BCD；（2）（99）D=（10011001）8421BCD；（3）（48.5）D=（01001000.0101）8421BCD；（4）（12.08）D=（00010010.00001000）8421BCD。
习题1.3写出习题1.3图（a）所示开关电路中F和A、B、C之间逻辑关系的真值表、函数式和逻辑电路图。若已知A、B、C变化波形如习题1.3图（b）所示，画出F1、F2的波形。
解：设用输入变量A、B、C表示开关的状态，开关闭合用逻辑1表示，开关断开用逻辑0表示。输出变量F表示灯的状态，灯亮用逻辑1表示，灯灭用逻辑0表示。由此可列出开关电路的真值表如表1.2所示。
w.案网p. cn
F1=AB
=ABF2=A=A+BC
最后根据A、B、C波形，画出F1、F2波形如习题1.3图（c）所示。
课后答案网（http://www.khdaw.com）
习题1.4用逻辑代数的基本公式和常用公式证明下列各等式。（1）A+BC=(A+B)(A+C)
（3）ABC+ABC+ABC+ABC=A⊕B⊕C（4）(AB+C)B=ABC+ABC+ABC
解：(A+B)(A+C)=A+AC+AB+BC=A(1+C+B)+BC=A+BC
(2)根据上题的结果
(A+B)(B+D)(A+C)(C+D)=[(A+B)(A+C)][(B+D)(C+D)]=(A+BC)(D+BC)=BC+AD
(3)+B+A+ABC=+B)+A(+BC)
=(B⊕C)+A(B⊙C)=(B⊕C)+A(⊕)=A⊕B⊕C
(4)根据吸收率
(AB+C)B=AB+BC
AB=AB
+BC（1（2
（3（41.5
图（a）；（2）对应习题1.5图（b））。
(1)(2)(3)F=(+B)(A+C+BC=+ABC+BC
课w.后ha答ck案sh网p. cn
（2）BC+AD=(A+B)(B+D)(A+C)(C+D)
课后答案网（http://www.khdaw.com）
=+ABC+BC=•ABC•BC
(4)F=ABC+A++BC=ABC+A++BC=ABC•A••BC
课w.后ha答ckshp习题1.5图
习题1.6
试画出用或非门和反相器实现下列函数的逻辑图。（1）F=ABC+BC
（2）F=(A+C)(A+B+C)(A+B+C)（3）F=(ABC+BC)D+A
BD（4）F=CDBCABCD
解：习题1.6通过公式转换，得出下列形式。（1）对应习题1.6图（a）；（2）对应习题1.6图（b）；（3）对应的习题1.6图（c）；（4）对应的习题
1.6图（d）。
(1)
(2)
=(3)
+(4)F
课后答案网（http://www.khdaw.com）
习题1.7已知函数F、G
F(A,B,C)=∑m(2,4,5,7)
G(A,B,C,D)=∑m(1,3,6,7,12,14,15)
试分别用最少数目的或非门实现之，要求电路的输入仅为原变量。解：将函数F转换成或非形式，然后再将G转换成或非形式，即
F(A,B,C)=
=+(+C)+A+(+C)
G(A,B,C,D)=∑m(1,3,6,7,12,14,15)=++
BC++AB+ABC+ABCD
++D
A9个门。习题解：(a)C+B+A(b)F
(c)F=B)=
+ABC(d)F1
F2=C⊕(A⊕B)
课w.后ha答ck案sh网p.cn
习题1.6图
∑m(2,4,5,7)=+A+A+ABC=A(+C)++C)
BC
B
F
F
（a）（b）
A1
B
F
AB
C
C
2
（c）（d）
h
（5）F=(A+B+C+D)(+B+C+D)(A+B++D)
解：
(1)F=ABC+(2)F=A(+B)+B(B+C)+B=AB+B+BC=B
(3)F=A+ABD+A=AD(+B+)=AD(B+C+=AD(4)F=A(B⊕C)+A(B+C)+A+C
=ABC+A+AB+AC+A+A=AB+A+AC+A+=AB+AC+A+=A(B++C(A+=AB+A+AC+=A+(5)F=(A+B+C+D)(+B+C+D)(A+B++D)
=(B+C+D)(A+B++D)=B+D+AC
（1）F=AB+AC
（2）F=ABC+ABD（AB+AC=0）（3）F=ABC+AC+ABC+BCD（5）F(A,B,C,D)=∑m(1,4,8,12,13)
（4）F(A,B,C,D)=∑m(2,3,4,5,8,9,14,15)
解：按包围卡诺图中的“1”化简，可得函数的最简的与或表达式。按包围卡诺图中的“0”化简，可得函数的最简的或与表达式。（1）题卡诺图对应的习题1.16图（a），（2）题卡诺图对应的习题1.16图（b），（3）、（4）和（5）题卡诺图省略。
(1)F=+=(B+C)(A+C)(2)F=BD+A=(A+B)(A+D)
(3)F=A+AC++=A+BC+C=(B+C)(A+C)(A+B+D)(4)F（A,B,C,D）=∑m（2,3,4,5,8,9,14,15）
课w.后ha答ck案sh网p. cn
（ABC+ABC=0）
习题1.16用卡诺图化简下列函数，分别写出其最简与或式和或与式。
(5)F=∑m(1.4.8.12.13)=ABCD+BCD+ABC+ACD
=C(A+B+D)(A++)(A+B+D)
习题1.17用卡诺图化简下列有无关项的函数，分别写出其最简与或式和或与式。
⎧F=ABC+ABC+ABCD+ABCD（4）⎪⎨
⎪⎩约束条件CD=0
解：第（1）题卡逻辑函数卡诺图对应习题1.17图（a）所示，第（4）题逻辑函数卡诺
图对应的习题1.17图（b）所示，第（2）和（3）题卡诺图省略。
（1）F(A,B,C,D)=
F=C+B+A=(+C+D)(+)(+)
（2）F=∑m(1,4,8,12,13)+∑d(2,3,6,10,11,14=B++AB+A=C(A+B+D)(A+B+D)(A+B+D)
(3) 课w.后ha答ck案sh网p. cn
∑m(5,6,8,10)+∑d(0,1,2,13,14,15)
∑m(5,6,8,10)+∑d(0,1,2,13,14,15)
（2）F(A,B,C,D)=∑m(1,4,8,12,13)+∑d(2,3,6,10,11,14)
⎧⎪F(A,B,C,D)=∑m(0,3,5,6,8,13)（3）⎨
约束条件∑d（1，4，10）=0⎪⎩
（1）F(A,B,C,D)=
课后答案网（http://www.khdaw.com）
(4)F(A,B,C)=AC+BC
F(A,B,C)=(A+C)(B+C)
一、重点：
1．TTL与非门外特性
（1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数Uon、Uoff、UNH和UNL。开门电平UON是保证输出电平为最高低电平时输入高电平的最小值。关门电平UOFF是保证输出电平为最小高电平时，所允许的输入低电平的最大值。
（2）输入特性：描述与非门对信号源的负载效应。根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平UIL时，与非门对信号源是灌电流负载，输入低电平电流IIL通常为1～1.4mA。当输入端为高电平U输入高电平电流IIH通常小于50μA。
（3R≤关门电阻ROFF时，相相应的输入端相当于输入高电平。
2．其它类型的TTL门电路
（1）集电极开路与非门（OC多个TTL（OCTTL与非门的差别在于用外接电阻代替复合管。
（2又能实现线与功能。它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。处于何种状态
16
ww课w.后ha答ck案sh网p. cn
第一节重点与难点
第二章逻辑门电路
课后答案网（http://www.khdaw.com）
由使能端控制。
3．CMOS逻辑门电路
CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。CMOS器件门限电平UTH近似等于1/2UDD，可获得最大限度的输入端噪声容限UNH和UNL=1/2UDD。
二、难点：
1．根据TTL与非门特性，正确分析和设计电路；2．ECL门电路的逻辑功能分析；3．CMOS电路的分析与设计；4．正确使用逻辑门。三、考核题型与考核重点1．概念
题型为填空、判断和选择。建议分配的分数为2～4分。
题2.1TTL标准与非门电路由哪几部分组成？答：输入级；中间级；输出级。
题2.2TTL与非门的电压传输特性说明什么问题？从特性曲线上可以得到UOH、UOL、UIH和UIL等参数，这些参数代表什么意义？
答：与非门的电压传输特性指的是与非门输入电压UI和输出电压UO之间的关系曲线。UOH是与非门电压传输特性曲线截止区的输出电压，称作输出高电平。UOL是电压传输特性曲线导通区的输出电压，称作输出低电平。UIH和UIL分别是输入高电平和输入低电平。
题2.3TTL电路实现线与逻辑功能可以采用集电极开路门和三态门，试说明其原理。答：线与是指在实际应用中，把输出端直接并联使用，实现与逻辑功能。为了实现线与功能，将集电极开路门或三态门的输出端直接并联，外接公共负载电阻和电源。每个门实现与非逻辑，两个输出只要有一个是低电平，总的输出就是低电平，只有两个输出都是题2.4抗饱和TTL就可以提高开关速度。
题2.5ECL答：ECL存储时间。ECL升时间和下降时间。ECL题2.6CMOS或非门从电路结构上看有哪些不同？
答：与非门是负载部分为并联PMOS管，驱动为串联NMOS管；或非门负载为串联PMOS管，驱动为并联NMOS管。
17
ww课w.后ha答ck案sh网p. cn
第二节思考题题解
课后答案网（http://www.khdaw.com）
题2.7CMOS门电路与TTL门电路相比有哪些优点？答：优点主要有以下几点：1．静态功耗低
2．集成度高，温度稳定性好3．抗辐射能力强4．电源利用率高5．扇出系数大6．电源取值范围宽
题2.8CMOS门电路不使用的输入端不允许悬空，为什么？
答：因为CMOS电路输入阻抗高，容易受静电感应出现击穿，输入端不能悬空。与非门多余的输入端接电源正极，或非门接地，低速场合将多余的输入端和有用的信号端并联使用。
题2.9当TTL门电路驱动CMOS门电路时，是否需要增加接口电路？为什么？
答：如果TTL和CMOS电路选择适当的话，不需要另外加任何接口电路。例如TTL采用74LS系列，CMOS采用74HCT系列。
题2.10为什么说电压、电流参数是门电路之间实现正确连接的主要参数？
答：因为电压和电流参数是门电路实现正常功能的主要参数，所以它们是门电路之间建立正确连接的主要参数。
习题2.1灯控制电路如习题2.1图所示。试写出电路的功能表、真值表和逻辑表达式。解：当开关A、B同时上扳或下扳时，灯F才亮。由此可写出电路功能表如习题表2.1所示。开关A、B和灯F只有两种相反的状态，可选用逻辑0和逻辑1来代表相应的状态。然而选用的表示方式不同，所得到的真值表和逻辑表达式也不同。
课后答ck案sh网p. cn
第三节习题题解
（1）如开关上扳用逻辑
逻辑1表示，灯灭则用逻辑表如习题表2.2（2）
逻辑1表示，灯灭则用逻辑表如习题表2.318
课后答案网（http://www.khdaw.com）
F=AB+AB=A⊙B
（3）如开关上扳用逻辑1表示，下扳则用逻辑0表示；灯亮用逻辑0表示，灯灭则用逻辑1表示。根据功能表可写出电路的真值表如习题表2.4所示，由真值表写出电路的逻辑表达式为：
F=AB+AB=A⊕B
（4）如开关上扳用逻辑0表示，下扳则用逻辑1表示；灯亮用逻辑0表示，灯灭则用
习题表2.2
AB
1100
1010
F
1001
逻辑1表示。根据功能表可写出电路的真值表如习题表2.5所示，由真值表写出电路的逻辑表达式为：
第二部分，是由二极管组成的或门电路，输入变量为F1和F2，输出变量是F3，其逻辑关系表达
式为：
ww课w.后ha答ck案sh网 cn
F1=AB
F2=CD
19
F=AB+AB=A⊕B
习题2.2已知电路如习题2.2图（a）所示。
⑴写出F1、F2、F3和F与输入之间的逻辑表达式；⑵画出逻辑图；
⑶给定各输入波形如习题2.2图（b）所示。试画出F1、F2、F3和F的波形图。解：（1）电路是由分立元件组成，可分为三部分：第一部分，是由二极管组成的两个与门电路，输入变量分别为A、B和C、D，输出变量分别为F1和F2，其逻辑关系表达式为：
F3=AB+CD
第三部分，是由三极管组成的非门
F3，输出变量是F，
AB+CD
（2）通过上面分析，分立电路所实现的是与或非的逻辑功能。该电路可等效为与或非门，其等效图如习题2.2图（c）所示。
（3）当给定各输入波形。可画出F1、F2、F3
和F的波形图，如习题2.2图（d）所示。
课后答案网（http://www.khdaw.com）
F=A⋅B⋅C
电路中的二极管D起到电平移位的作用。输出的高低电平值：UOH=3.6VUOL=0.3V。输入的高低电平值：UIH=3.6VUIL=0.3V.
5−0.7
输入端的短路电流：IIL==1.075mA。
4
习题2.4用内阻足够大的万用表测量习题2.4图TTL与非门电路的一个悬空输入端的电压UI，在下列情况下，表的读数各为多少？
⑴其余输入端全部悬空时；⑵其余输入端全部接
⑶⑷其余输入端全部接⑸ 课w.后ha答ck案sh网p. cn
习题2.3试分析习题2.3图所示TTL电路的工作原理和逻辑功能，并说明D的作用，
计算UOL、UOH、UIL、UN等。解：从习题2.3图可看出，电路是由输入级、中间级和输出级三部分组成。输入级由多发射级三极管T1和R1组成。中间级由T2管、R2、R3构成，起分相作用。T4、T5、R4和D构成为图腾柱式结构，具有静态功耗小、输出电阻小、带负载能力强等优点。
当A、B、C中有一个为低电平时，UIL=0.3V，此时，T1管的基极电位被钳制在UB1=1.0V，T2和T4均截止，T2的集电极电位UC2为高电平，将使
T3和D导通，输出为高电平。由于IB4电流很小，故可近似认为UC2=5V，UOH=5-UBE3-UD=5-0.7-0.7=3.6V。
当A、B、C全为高电平时，T1的集电极、T2的发射极和T4的发射极导通，使T1管的基极电位UB1被箝制在2.1V。此时T1管集电极正偏，发射极反偏，故电流IB1将流入T2的基极，使T2导通。IE2电流部分被R3分流外，其余部分将流入T4的基极，使T4管导通。若假设T2导通后进入饱和状态，则UC2≈0.8V，此时电压不足以使T3和D同时导通，故输出极电路上半部分截止，下半部分导通，输出呈低电平，UOL=UCE3≈0.3V。
由上面分析可知，电路实现的是与非的逻辑功能，逻辑表达式为：
20
课后答案网（http://www.khdaw.com）
解：设Ube=0.7V，用内阻足够大的万用表测量与非门的一个悬空输入端的电压UI。（1）其余输入端全部悬空时,相当于在相应的输入端接高电平，此时T2、T5均导通，T1的基极电位值为2.1V,因此，用内阻足够大的万用表测量与非门的一个悬空输入端的电压UI=2.1-Ube=2.1-0.7=1.4V。
（2）其余输入端全部接UCC时,此时T2、T5均导通，T1的基极电位值为2.1V,因此，用内阻足够大的万用表测量与非门的一个悬空输入端的电压UI=2.1-Ube=2.1-0.7=1.4V。
（3）其余输入端全部接地时，此时，T1的基极电位被钳制在0.7V,用内阻足够大的万用表测量与非门的一个悬空输入端的电压UI=0.7-0.7=0V。
（4）其余输入端全部接0.3V时，此时，T1的基极电位被钳制在1V,用内阻足够大的万用表测量与非门的一个悬空输入端的电压UI=1-0.7=0.3V。
（5）其余输入端有一个接地时，对应的输入接地的二极管优先导通，T1的基极电位被钳制在0.7V，用内阻足够大的万用表测量与非门的一个悬空输入端的电压UI=0.7-0.7=0V。
习题2.10若要实现习题2.10图中各TTL门电路输出端所示的逻辑功能，各电路的连接是否正确？如果不正确，试说明理由。
ww课wh.c
解：本题目涉及TTL1．门电路的多余输入端的处理；2．门电路输入负载的要求；3．输出端不能直接相接；
4．带载能力的问题。
(a)正确；(b)错误，F=0;(c)错误，F=0;
(d)正确；
(e)(f)习题2.27如习题2.27图所示驱动电路，哪些驱动电路的连接是错误的？21
课后答案网（http://www.khdaw.com）
解：习题2.27图(a)，(c)驱动错误。
一、重点：
1.组合电路的基本概念
组合电路的信号特点、电路结构特点以及逻辑功能特点。2.组合电路的分析与设计
如果选用小规模集成电路SSISSI若用中规模集成电路MSI无论是用SSI或MSI3.比较器、编码器、译码器、数据选择器和数据分配器等，4.二、难点：
22
ww课w.后ha答ck案sh网p. cn
第三章组合逻辑电路
第一节重点与难点
课后答案网（http://www.khdaw.com）
1.组合电路设计
无论是用SSI还是用MSI设计电路，首先碰到的是如何将设计要求转换为逻辑问题，得到明确的真值表，这一步既是重点又是难点。总结解决这一难点的方法如下：
（1）分析设计问题的因果关系，分别确定输入变量、输出变量的个数及其名称。
（2）定义逻辑变量0、1信号的含义。无论输入变量、输出变量均有两个状态0、1，这两个状态代表的含义由设计者自己定义。
（3）再根据设计问题的因果关系以及变量定义，列出真值表。2.常用组合电路模块的灵活应用
同样的设计要求，用MSI设计完成后，所得的逻辑电路不仅与所选芯片有关，而且还与设计者对芯片的理解及灵活应用能力有关。读者可在下面的例题和习题中体会。
3.硬件描述语言VHDL的应用
VHDL的应用非常灵活，同一个电路问题可以有不同的描述方法，初学者可以先仔细阅读已有的程序实例，再自行设计。
三、考核题型与考核重点
1.概念与简答
题型1为填空、判断和选择；题型2为叙述基本概念与特点。建议分配的分数为3～6分。2.综合分析与设计
题型1为根据已知电路分析逻辑功能；
题型2为根据给定的逻辑问题，设计出满足要求的逻辑电路。建议分配的分数为6～12分。
题3.1简述组合逻辑电路的分析步骤和设计步骤。
答：组合逻辑电路的分析是用逻辑函数来描述已知的电路，找出输入、输出间的关系，从而判断电路功能。组合逻辑电路分析有以下几个步骤：首先根据逻辑电路图写出逻辑函数表达式，然后利用代数法或图解法化简函数，列出真值表，最后根据真值表判断电路的逻辑功能。
题3.2（1（2（3 课w.后ha答ck案sh网p. cn
第二节思考题题解
课后答案网（http://www.khdaw.com）
解：（1）根据题图3.3（a）已知电路，写出函数F的表达式如下：
F=A⋅B⋅C⋅D+B⋅D⋅A⋅C
（2）将函数F化简为最简与或表达式，并用与非门实现。
F=A⋅B⋅C⋅D+B⋅D⋅A⋅C
=A⋅B⋅C⋅D⋅B⋅D⋅A⋅C=(A+B+C+D)⋅(B⋅D+A⋅C)=A⋅BD+AC+ABC+BCD+ACD=A⋅BD+AC+BCD=AC⋅A⋅BD⋅BCD
根据与非表达式画出用与非门实现的电路如思考题3.2图（b）所示。（3）若改用或非门实现，首先写出相应的表达式。
画出F的卡诺图，得到F的与或式，从而求出F的与或非式，变换得到或非-或非式。
F=A⋅C+AB+AD+BC+C⋅D
=A+C+A+B+A+D+B+C+D+C
函数F的或非门电路如思考题3.2图（c）所示。
题3.3什么叫竞争-冒险现象？当门电路的两个输入端同时向相反的逻辑状态转换（即一个从0变成1，另一个从1变成0）时，输出是否一定有干扰脉冲产生？
答：竞争指的是一个门电路多个输入信号同时跳变，或者一个信号经过不同路径传到同一个门电路的输入端导致信号到达时间不同的现象。冒险指的是由于竞争可能在电路输出端产生的毛刺现象。当门电路的两个输入端同时向相反的逻辑状态转换时，输出不一定有干扰脉冲产生。
3.4简述VHDL的主要优点。
答：VHDL的覆盖面广，描述能力强，是一个多层次的硬件描述语言，VHDL已成为IEEE承认的一个工业标准，是一种通用的硬件描述语言。
VHDL有良好的可读性，可以被计算机接受，也容易被读者理解，VHDL源文件既是程序又是技术人员之间交换信息的文件，也可作为合同签约者之间的文件；VHDL的生命周期长，因为VHDL硬件描述与工艺无关；VHDL支持大规模设计的分解和已有设计的再利用。
题3.5一个VHDL设计是否必须有一个结构体？结构体的目的是什么？一个设计可以有多个结构体吗？
答：VHDL设计中必须有结构体。结构体描述实体硬件的互连关系、数据的传输和变换以及动态行为。一个实体可以对应多个结构体，每个结构体可以代表该硬件某方面的特性。
24
ww课w.后ha答ck案sh网p. cn
课后答案网（http://www.khdaw.com）
例如用一个结构体表示某硬件的行为特性，用另一结构体表示该硬件的结构特性。
题3.6端口模式IN和INOUT有什么不同？
答：端口模式表示电路的数据流向。端口模式IN表示只能向端口写入数据，而端口模式INOUT表示既可以向端口写入数据，又可以从端口读出数据。
题3.7编码器的逻辑功能是什么？优先编码器与一般编码器有何区别？
答：编码器可以将一组相互独立的信号进行编码，形成一组相互关联的信号，以达到减少信号个数、增强信号表达能力的目的。一般编码器只允许一个信号为有效，而优先编码器允许同时有多个信号有效，但只识别优先级最高的信号。
题3.8要区别24个不同信号，或者说给24个输入信号编码，需要几位二进制代码？电路有多少个输出？如果区别64个信号有将如何？
答：若要区别24个不同信号，至少要用5位二进制代码，因此电路有5个输出。若区分64个信号至少用6位二进制代码，因此电路有6个输出。题3.9什么叫译码器？有哪些常用译码器？各有何特点？答：将具有特定含义的不同的二进制代码辨别出来，翻译成为对应输出信号的电路就是译码器。常用的译码器有变量译码器和数字显示译码器。
对于译码器每一组输入编码，在若干个输出中仅有一个输出端为有效电平，其余输出皆处于无效电平，这类译码器称为变量译码器。常用的有2-4线译码器、3-8线译码器、4-10线8421BCD译码器等。
在数字电路中，需要将数字量的代码经过译码，送到数字显示器显示。能把数字量翻译成数字显示器能识别的译码器称为数字显示译码器，常用的有七段显示译码器。
题3.10数据选择器和数据分配器各具有什么功能？若想将一组并行输入的数据转换成串行输出，应采用哪种电路？
答：数据选择器根据控制信号的不同，在多个输入信号中选择其中一个信号输出。数据分配器则通过控制信号将一个输入信号分配给多个输出信号中的一个。若要将并行信号变成串行信号应采用数据选择器。
题3.11一个有使能端的译码器能否用作数据分配器？怎样接线可以使一个八路输出的数据分配器连接成一个3线-8线译码器？
答：带使能端的译码器能用作数据分配器。以74138译码器芯片为例，将其连接成数据分配器如思考题3.11图（a）所示。
3.11图（b）所示。
课.后ha答ck案sh网p. cn
25
第三节习题题解
习题3.1组合电路的逻辑框图如习题3.1图（a）所示。电路要求如下：
（1）当变量A1A0表示的二进制数≥B1B0表示的二进制数时，函数F1=1，否则为0。（2）当变量A1A0的逻辑与非(10)和变量B1B0的逻辑异或(B1⊕B0)相等时，函数
F2为高电平，否则为0。
试设计此组合电路。
。解：（1）根据题意确定输入变量为A1A0B1B0，输出变量为F1F2，如习题3.1图（a）
（2）根据题目对输入、输出变量提出的要求，列写真值表如习题3.1表所示。
习题3.1表
输
入
(10)
真值表
A1
[**************]1
A0
[**************]1
B1
[**************]1
B0
[**************]1
(B1⊕B0)
[**************]0
输[**************]0
出[**************]1
F1F2
[**************]0
（3）由真值表，作函数卡诺图如习题3.1图（b）所示。
后答ck案sh网p. cn
11010
F2=11B0+1B10+01B0+0B10+A1A010+A1A0B1B0
变换F2的表达式
F2=A1(B1⊕B0)+A0(B1⊕B0)+A1A0B1⊕B0
=1(B1⊕B0)+0(B1⊕B0)+A1A01⊕0 =(A1A0)⊕B1⊕B0
（4）由逻辑表达式画出逻辑图如习题3.1图（c）所示。
习题3.2用与非门设计四变量的多数表决电路。设输出为F，当输入变量A、B、C、D有3个或3个以上为1时输出为1，输入为其它状态时输出为0。
解：（1）根据题意确定输入变量为ABCD，设输出变量F。
（2）根据题目对输入、输出变量提出的要求，列写真值表如习题3.2表所示。
习题3.2表
输
入
真值表
输
出
A
[**************]1
B
[**************]1
C
[**************]1
D
[**************]1
F
[**************]1
（3）由真值表，作函数卡诺图如习题3.2图（a）所示
=（4）由与非-与非表达式画出逻辑图如习题3.2（b）图所示。
课.后ha答ck案sh网p. cn
习题3.3一个组合逻辑电路有两个控制信号C1和C2，要求：（1）C1C2=00时，F=A⊕B；（2）C1C2=01时，F=AB；（3）C1C2=10时，F=A+B；
（4）C1C2=11时，F=AB。
试设计符合上述要求的逻辑电路（器件不限）。解：题目中要求控制信号对不同功能进行选择，故选用数据选择器实现，分析设计要求，得到逻辑表达式：
F=C1C2(A⊕B)+C1C2(AB)+C1C2(A+B)+C1C2(AB)。
4选1数据选择器的逻辑表达式：
F=A0A1D0+A0A1D1+A0A1D2+A0A1D3。
对照上述两个表达式，得出数据选择器的连接方式为：
根据数据选择器的连接方程，得到电路如习题3.3图所示。习题3.4试设计一个具有两种功能的码制转换电路，并画出电路图。K为控制变量。K=0时，输入C、B、A为二进制码，输出F3F2F1为循环码。K=1时，输入C、B、A为循环码，输出F3F2F1为二
进制码。写出输出函数的逻辑表达式。解：（1）根据题意定义输入变量为KCBA，输出变量F3F2F1。
（2）根据题目对输入、输出变量提出
的要求，列写真值表如习题3.4表所示。
课.后ha答c案 n
A0=C1，A1=C2，D0=A⊕B，D1=AB，D2=A+B，D3=AB。
（3）由真值表，作函数卡诺图如习题3.4图（a）所示。经卡诺图化简后，得到最简与或式：
F3=C
F2=CB+CB=C⊕B
F1=KCB⋅A+KCBA+K⋅BA+KBA+C⋅BA+CBA=(KC)⊕B⊕A
（4）由逻辑表达式画出逻辑图如习题3.4图（b）所示。
习题3.5试设计一个5211BCD码的判决电路。当输入代码D、C、B、A中有奇数个1时，电路的输出F为1，否则为0。试用与非门实现该电路，写出输出函数F的与非-与非表达式。
解：（1）根据题意确定输入变量为DCBA，输出变量为F。
课w.hac cn
课后答案网（http://www.khdaw.com）
11
01
11
10
××
（3）由真值表，作函数卡诺图如习题3.5图（a）所示。
卡诺图化简函数，得到最简与或式，变换函数得到与非-与非式：
F=DB+DCA+DCA+DCA+DCBA=DBDCADCADCADCBA
（4）由与非-与非式画出逻辑图如习题3.5图（b）所示。
习题3.7习题3.7图（a）和（b）电路有无竞争冒险现象？若有，请说明出现冒险的输入条件，并修改设计。画出无冒险的逻辑图。
解：（1）分析习题3.7图（a）所示电路，得到逻辑表达式为：F=ADDB⋅(A+C+B)，若输入信号A=B=1，则有F=D，因此电路有竞争冒险。增加冗余项后的逻辑表达式为：F=ADDB⋅(A+C+B)+AB，修改后的逻辑图如图习题3.7图（c）所示。
（2）分析习题3.7图（b）所示电路，其表达式为：F=ABC+(A+D)(D+B)。若输入信号ACD=011，则有F=B+，电路有竞争冒险。若输入信号BCD=010，则有F=A+，电路有竞争冒险。
增加冗余项后的逻辑表达式为：F=ABC+(A+D)(D+B)+ACD+BCD，修改后的逻辑图如图习题3.7图（d）所示。
习题3.14试设计一个将8421BCD（1）用与非门实现。（2）用或非门实现。
（3）用译码器74LS138（4）用数据选择器74LS153解：（1）用与非门实现
设输入变量为A3A2A1A0，B3B2B1B0。根据设计要求，列写真值表如习题3.14-与非式，用与非门实现 ww课w.后ha答ck案shp.cn
课后答案网（http://www.khdaw.com）
B3=A3+A2A0+A2A1=A3⋅A2A0⋅A2A1
B2=A210+2A0+2A1=A210⋅2A0⋅2A1B1=A1A0+A1A0=A1A0⋅A1A0B0=A0
习题3.14表
输入
真值表
输
出
A3
[**************]1
A2
[**************]1
A1
[**************]1
A0
[**************]1
B3
0000011111××××××
B2
0111100001××××××
B1
1001100110××××××
B0
1010101010××××××
（2）用或非门实现
利用卡诺图包围0，求函数的最简或与式，再变换为或非表达式，画出用或非门实现的逻辑图略。
B3=(A2+A1+A0)(A3+A2)=A2+A1+A0+A3+A2
B2=(A3+A2+A1+A0)(2+0)(2+1)(3+A0)=3+2+1+0+2+0+2+1+3+A0B1=(A1+A0)(A0+A1)=A1+A0+A0+A1B0=A0
（3）用译码器74LS138实现
片74LS138扩展为4-16式，附加与非门，画出逻辑图如习题图B3=B2B1B0
（4）用数据选择器74LS153是双1）中的最简与或式，利用对照法，用一片74LS153
实现函数B1和B0；再选择一片74LS153连接成8选1数据选择器，利用对照法，确定数据选择器的连接，实现函数B3；参考以上求解方法，实现函数B2。
ww课w.后ha答ck案sh网p. cn
∑m(5,6,7,8,9)=∑m(1,2,3,4,9)=∑m(0,3,4,7,8)=∑m(0,2,4,6,8)
课后答案网（http://www.khdaw.com）
74LS153数据选择器输出：
F1=A1A0D10+A1A0D11+A1A0D12+A1A0D13F2=A1A0D20+A1A0D21+A1A0D22+A1A0D23
函数B1和B0逻辑式为：
B1=
A1A0+A1A0B0=A0
D21=0，D22=1，D23=074LS153连接成8选1数据选择器的输出：
课后答案网（http://www.khdaw.com）
F=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7
74LS153的扩展电路如图习题3.14（b）所示。变换函数B3和B2的逻辑式：B3=A3+A2A0+A2A1
=A3+A2A1A0+A2A1A0+A2A1A0
=A3A2A1A0+A3A2A1A0+A3A2A1A0+A3A2A1A0+A3A2A1A0+A2A1A0+A2A1A0+A2A1A0
B2=A2A1A0+A2A0+A2A1
=A2A1A0+A2A1A0+A2A1A0+A2A1A0
（2）F(A,B,C)=∑m(0,2,4,5,6,7)；
（3）F(A,B,C,D)=∑m(0,1,3,5,6,8,9,11,12,13)；
（4）F(A,B,C,D)=∑m(0,1,3,5,10,13,14)+∑d(9,11,15)。
解：题目给出的函数最多为4变量函数，而4选1数据选择器适于实现3变量以下的逻辑函数，若需实现4变量函数，可以采用先扩展，再实现函数的方法。8选1数据选择器适于实现4变量以下的逻辑函数。
4选1数据选择器74153函数式为：
F1=A1A0D10+A1A0D11+A1A0D12+A1A0D13
4选1数据选择器74153扩展为8选1数据选择器以及8选1数据选择器74151函数式为：
F=210D0+21A010D4+A21A0D5+A2A10D6+A2A1A0D7
（1）实现函数F(A,B,C)C+ABC
用4选1数据选择器A1=A，
A0=B，D0=D1=C，D2=C，用8选1数据选择器A，A1=B，A0=C，D1=D3=D4=D6=D7=1，D0=D2=D5=0（2）实现函数F(A,B,C)C+AB⋅C+ABC+ABC+ABC用4选174153实现设计，令A1=A，A0=B，D0=D1=C，D2=D3=1，电路如习题图3.17（c）所示。
课w.后ha答ck案sh网p. cn
利用对照法，令D0=D1=D2=D3=D4=A3，D5=D6=D7=1，则F=B3。
选择另一8选1数据选择器，利用对照法，令D0=D5=D6=D7=0，D1=D2=D3=D4=1，，则F=B2。
用74LS153数据选择器实现的电路如习题图3.14（c）所示。习题3.17分别用4选1集成电路74153和8选1集成电路74151实现下列函数。
（1）F(A,B,C)=∑m(1,3,4,6,7)；
p.
用8
D4=D5=D6=D7=1，D1=D3=0（3F=AABCD+ABCD+ABCD
=A首先将4选1数据选择器74153，扩展为8选1数据选择器，令A2=A，A1=B，A0=C，
D0=D4=D6=1，D1=D2=D5=D，D3=D，D7=0，电路如习题图3.17（e）所示。
用8选1数据选择器74151的连接方式与习题图3.17（e）所示完全相同，A2=A，A1=B，
A0=C，D0=D4=D6=1，D1=D2=D5=D，D3=D，D7=0，电路如习题图3.17（f）所示。（4）实现函数
F(A,B,C,D)=∑m(0,1,3,5,10,13,14)+∑d(9,11,15)
=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+(ABCD+ABCD)=ABC+ABCD+ABCD+ABC+ABCD+ABC
参考（3）的设计过程，令A2=A，A1=B，A0=C，D0=D5=D7=1，D1=D2=D6=D，D3=D4=0，用74153和74151实现的电路如习题图3.17（g）和（h）所示。
习题3.18组合电路的逻辑框图如习题图3.18所示。试分析输出F3F2F1F0与B3B2B1B0
的关系。
课w.hac习题图
解：图中使用的是8选1数据选择器，其函数表达式为：
F=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7
图中的地址信号连接如下：A2=B2,A1=B1,A0=B0。
，D5=D6=D7=0，将出
3B2B1+B3B2B1B0
课后答案网（http://www.khdaw.com）
[**************]
[**************]
[**************]
[**************]
[**************]
[**************]
[**************]
[**************]
cn
习题3.19用8选1数据选择器设计一个组合逻辑电路。该电路有3个输入逻辑变量A、B、C和1个工作状态控制变量M。当M=0时电路实现“意见一致”功能（A、B、C状态一致时输出为1，否则输出为0），而M=1时电路实现“多数表决”功能，即输出与A、B、C中多数的状态一致。
解：（1）根据题意设输入变量为MABC，设输出变量F。
（2）根据题目对输入、输出变量提出的要求，列写真值表如习题3.19表所示。
F8FA0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7
4=D5=D6=M，D7=1，D1=D2=
D3=0（
课后答案网（http://www.khdaw.com）
第四章时序逻辑电路
第一节重点与难点
一、重点：
1.触发器的特点及分析在数字系统设计中，触发器是一个重要的元件，因为它是组成各种时序电路的基本单元，也是分析设计时序电路的基础。
2.触发器逻辑功能的分类及其优缺点
按照逻辑功能的不同，触发器分为RS、JK、D触发器等，通过分析各类触发器的优缺点，深入了解、掌握并灵活应用各类触发器。
3.触发器功能描述
要求能用特征表、激励表、特征方程及状态转换图描述和分析触发器的功能。分析边沿结构触发器和主从结构触发器的电路结构，掌握各种触发器的逻辑功能。
4.时序逻辑电路的概念
时序逻辑电路的次态由电路的输入信号和电路的初态共同决定。同组合逻辑电路相比，时序逻辑电路的电路结构、逻辑功能以及描述方法的不同。
5.同步时序电路的设计
时序逻辑电路在数字系统中起着非常重要的作用，熟练地设计出符合要求的电路，是数字电子技术学习的目标之一。现代电子系统的集成度越来越高，功能越来越强，系统设计者必须具有同步时序电路设计的基础。
6.异步时序电路的分析
分析电路的能力是数字电子技术课程学习的重要内容之一，无论是同步时序电路，还是异步时序电路，分析方法是灵活的，可以按照分析步骤一步一步进行，也可根据实际情况省去其中的一步或几步。
二、难点：
1.正确理解触发器的电路结构及逻辑功能
电路结构以维持阻塞和主从结构为代表，逻辑功能以D和JK触发器为代表。2.根据输入波形画触发器的输出波形
触发器输出波形分析时应注意以下几个问题。（1）异步置位信号和异步复位信号这些信号多为低（2）时钟信号（CP）
（3）触发器的激励信号
3.小规模集成电路，同时也是4.异步时序电路的分析与设计
异步时序电路的分析与设计虽然不是课程的重点，但是还是应该建立异步时序电路的分
ww课w.后ha答ck案sh网p. cn
课后答案网（http://www.khdaw.com）
析与设计的概念，全面了解时序电路。
三、考核题型与考核重点
1.概念与简答
题型1为填空、判断和选择；题型2为叙述基本概念与特点。建议分配的分数为3～6分。2．分析与设计
题型1为根据组合和时序混合的综合电路，分析得出状态转换图或时序图，描述其功能；题型2为根据给定的逻辑功能，设计出符合要求的时序电路。建议分配的分数为8～12分。
第二节思考题题解
题4.1与非门构成的基本RS触发器，在什么情况下，触发器出现不定状态？
答：与非门构成的基本RS触发器，在D=D=0的情况下，触发器出现不定状态。题4.2下降沿触发的主从触发器，相对于时钟信号而言输入激励信号在什么时刻前加入，输出信号能获得稳定的输出？
答：下降沿触发的主从触发器，相对于时钟信号CP而言输入激励信号在CP上升沿到来之前加入，且一直保持到CP下降沿到来之后，输出信号才能获得稳定的输出。
题4.3边沿触发器与主从触发器比较，具有哪些主要优点？
答：边沿触发器与主从触发器比较，具有较强的抗干扰能力，可靠性高。边沿触发器只要求激励信号在时钟触发边沿的前后几个延迟时间内保持不变，触发器就可以稳定地工作。
题4.4如果按照电路结构分类，触发器可以分为哪几类？
答：如果按照电路结构分类，触发器可以分为基本RS、同步RS、主从触发器、边沿触发器等几类。
题4.5为什么RS触发器具有约束条件？
答：因为当RS触发器的激励信号同时从有效变为无效时，触发器的状态不能确定，所以对RS
题4.6如何利用JK答：令JK题4.7如何利用D答：令DJK触发器的逻辑功能。题4.8题4.9答：而组合逻辑电路不能记题4.10答：所有触发器的状态同时发生变化；而异步时序电路没有统一的时钟脉冲，触发器的状态变化有先有后。
题4.11描述时序电路逻辑功能的方法有哪几种？它们之间有何种关系？
课w.后ha答ck案sh网p. cn
课后答案网（http://www.khdaw.com）
答：描述时序电路逻辑功能的方法有状态转换图、状态转换表和时序图等，它们之间可以互相转换。
题4.12状态转换表和状态转换图是如何构成的？答：状态转换表用表格的方式表示输入与状态转换之间的关系。用图形方式表示输入与状态转换之间的关系，即状态转换图，简称状态图。
状态转换表由几列数据组成：输入信号、现态、次态和输出。首先将触发器的输入以及现态的全部组合列入表内，再将输入和现态的取值代入状态方程，求出触发器的次态；带入输出方程，求时序电路的输出，将次态与输出填入表内构成状态表。
状态转换图由以下方法构成：圆圈内填写状态的具体取值，状态转换的方向用带箭头的弧线表示，箭尾表示初态，箭头指向次态，弧线旁注明状态转换时输入信号的要求，状态转换图可以更加形象地描述时序电路的状态转换过程。
题4.13时序逻辑电路的分析步骤大致分为哪几步？答：同步时序电路的分析步骤大致分为：
1.根据给定的同步时序电路列写输出方程、各触发器的驱动方程。
2.将触发器的驱动方程代入对应触发器的特征方程，求时序电路的状态方程。
3.根据时序电路的输出方程和状态方程，计算时序电路的状态转换表、画出状态转换图或时序图。描述时序电路状态转换的方式可以是这三种形式中的任何一种。
4.根据上述分析结果，用文字描述给定同步时序电路的逻辑功能。题4.14异步时序电路与同步时序电路比较，分析方法有哪些不同？答：同步时序电路有统一的时钟信号，在时钟脉冲作用下电路中所有触发器状态同时改变，因此触发器的次态由激励信号和现态决定。由于异步时序电路没有统一的时钟信号，分析异步时序电路时，首先要看各触发器的时钟信号是否有效，当时钟信号有效时，再由激励信号和现态计算触发器次态的变化。
题4.15同步时序电路的设计步骤大致分为哪几步？答：设计同步时序电路的步骤大致分为以下几步：1.根据给定的逻辑功能建立原始状态转换图分析给定的逻辑问题，定义输入变量、输出变量以及电路的状态。根据实际的逻辑问题，分析每一种输入信号情况下的状态变化和相应的输出，构成原始状态转换图或状态转换表。
2.状态化简
原始状态转换图不一定是最简状态转换图，可能包含多余的状态，需要进行状态的化简，求出最小化的状态转换图或状态转换表。
3.状态编码
4.选择触发器
5.画逻辑电路图6.画全状态转换图
画全状态转换图，检查是否题4.16答：（1）在相同的输入条件下具有相同的输出；（2）在相 ww课w.后ha答ck案sh网p. cn
第二节习题题解
习题4.1与非门组成的基本RS触发器，当在 RD和 SD端加习题4.1图（a）和（b）所示波形时，试分别绘出Q的波形，设触发器的初态为0。
解：根据与非门组成的基本RS触发器特征表以及输入信号波形，画出Q的波形如习题4.1图（c）和（d）所示。
习题4.3习题4.3图（a）是一个锁存器逻辑图，D是输入信号，CP是锁存命令，若CP和D的波形如习题4.3图（b）所示，试绘出Q及 Q的波形。
后答k案shp.c
解：分析习题4.3图（a）所示的锁存器逻辑图，当锁存命令CP=1，输入信号D被封锁，锁存器的输出状态保持不变；当锁存命令CP=0，锁存器输出=，Q=D；当锁存命令
CP出现上升沿，输入信号D被封锁。
根据上述分析，画出锁存器输出Q及 Q的波形如习题4.3图（c）所示。
习题4.4习题图4.4是作用于某主从JK触发器CP、J、K、 D及 SD端的信号波形图，试绘出Q端的波形图。
且为低有效。只有当RD=SD=1解：主从JK触发器的 RD、 SD端为异步清零和复位端，
时，在CP下降沿的作用下，J、K决定输出Q状态的变化。Q端的波形如习题4.4图所示。
习题4.5习题4.5图（a）是由一个主从JK触发器及三个非门构成的“冲息电路”，习题4.5图（b）是时钟CP的波形，假定触发器及各个门的平均延迟时间都是10ns，试绘出输出F的波形。
解：
=1时，在CPF=Q。R0时，经过10ns，状态Q=0。根据上述对电路功能的分析，得到Q和F的波形如D=
课.后ha答ck案sh网p. cn
习题4.5图（c）所示。
习题4.6习题4.6图（a）是一个1检出电路，图（b）是CP及J端的输入波形图，试绘出 RD端及Q端的波形图（注：触发器是主从触发器，分析时序逻辑图时，要注意CP=1时主触发器的存储作用）。
解：分析习题4.6图（a）的电路连接：SD=1,4.6图（b）所示CP及J端信号波形。
（1）CP=1时，设Q端初态为0，则RD=1。J信号出现一次1信号，即一次变化的干扰，且K=0，此时Q端状态不会改变；
（2）CP下降沿到来，Q端状态变为1，RD=CP，此时CP=0，异步清零信号无效；（3）CP出现上升沿，产生异步清零信号，使Q由1变为0，在很短的时间里D又恢复到1；
（4）同理，在第2个CP=1期间，由于J信号出现1信号，在CP下降沿以及上升沿、（3）过程的分析相同，其波形如习题4.6图（c）到来后，电路Q端和 RD端的变化与（2）所示。
结论：该电路可以实现1信号的检出功能。
习题4.7习题4.7图（a）是用主从JK触发器构成的信号检测电路，用来检测CP高电平期间uI是否有输入脉冲，若CP、uI电压如习题4.7图（b）所示，试画出输出电压uO的波形。
解：分析习题4.7图（a）的电路连接：K=1,
课w.后ha答ck案sh网p. cn
K=0,
RD=CP⋅Q；分段分析习题
J=uI,RD=CP⋅uO,uO=Q；分段
分析习题4.7图（b）给定的信号波形。
（1）CP=1时，设Q端初态为0，则RD=1。uI信号出现一次1信号，即一次变化的干扰，且K=1，此时Q端状态不变；
（2）CP下降沿到来，Q端状态由0变为1，RD=CP，此时CP=0，异步清零信号无效；
（3）CP出现上升沿，异步清零信号有效，使Q端由1变为0，当Q变为0后， RD
又恢复为1；
（4）同理，在以后的CP=1期间，uI信号出现一次1信号，在CP下降沿以及上升沿到来后，电路Q端和 RD端的变化与（2）、（3）过程的分析相同，其波形如习题4.7图（c）所示。
习题4.8习题4.8图（a）是由一个维持阻塞D触发器及一个边沿JK触发器构成的电路，图（b）是输入信号，试绘出Q1及Q2的波形。
解：分析习题4.8图（a）的电路连接：该电路是同步电路，由D触发器和JK触发器组成，D触发器的D端接外部输入信号，JK触发器J端与D触发器的Q端相连，且K=1。
习题4.9试利用触发器的特征方程式写出习题4.9图（a）、（b）、（c）中各触发器次态输出Qn+1与现态Qn和A、B之间的逻辑函数式。
输出波形分析如习题4.8图（c）所示。
案h网p. cn
解：习题4.9图（a）由D触发器组成，D触发器的特征方程为：Qn+1=D，根据电路连接D=AQn，将D代入特征方程，因此触发器次态Qn+1与现态Qn和A之间的逻辑函数式为：
Qn+1=n
习题4.9图（b）由JK触发器组成，JK触发器的特征方程为：Qn+1=Jn+n，根据电路连接J=K=A⊕B，将J、K代入特征方程，因此触发器次态输出Qn+1与现态Qn和A、B之间的逻辑函数式为：
Qn+1=(A⊕B)n+n
习题4.9图（c）由D触发器组成，根据电路连接D=BQn⋅AQn，将D代入特征方程，
习题4.11已知电路如习题4.11图（a）所示，若CP及A波形如题图（b）所示，各触发器初态为0，试画出各触发器输出端Q1和Q2的波形。
w.案sh网p. cn
Qn+1=BQn⋅AQn=BQn+AQn
因此触发器次态输出Qn+1与现态Qn和A、B之间的逻辑函数式为：
课后答案网（http://www.khdaw.com）
解：根据逻辑电路列写下列方程：⎧⎪D1=X
驱动方程：⎨
⎪⎩J2=XQ1
K2=XQ1
⎧⎪Q1n+1=X
状态方程：⎨
⎪⎩Q2n+1=XQ1Q2+XQ1Q2
根据状态方程，求出状态转换表如习题4.14表所示。
ww课w.后ha答ck案sh网p. cn
习题4.14表
初00110011
状态转换表
输
入
态01010101
次
态
XQ2nQ1nQ2n+1
00111001
Q1n+1
00001111
00001111
由习题4.14表画出状态转换图如习题4.14图（b）所示。电路记录了输入1010序列。习题4.21设计一个串行检测器，要求连续输入3个或3个以上的１时，电路输出为１，否则输出为0，要求采用JK触发器实现。用VHDL实现上述功能的行为描述。
解：根据设计要求，电路应有一个输入信号X和一个输出信号Z。该时序电路只有一个输入，所以每个现态可能有两个转移方向。
设电路的初态为A，若输入X为0X为1，意味着出现了需要识别111B0。状态B表示有一个代码1输入。
若电路处于状态B，输入X，输出Z为0；若输入X为1，表示出现了111序列的第二位代码C，输出为0。状态C表示连续两个1输入。
若电路处于状态C，输入
A，输出Z为0；若输入X为1，表示出现了111C，输出为1。状态C表示连续三个或三个以上1输入。
4.21表（a）所示。表中X为输入，Sn为现态，Sn+1为次态，为输出。
习题4.21表（a）
原始状态转换表
课后答案网（http://www.khdaw.com）
SnX
01
AA/0B/0
Sn+1/Z
BA/0C/0
CA/0C/1
用两位状态编码Q1Q0的取值00、01、11分别代表A、B和C三个状态，得到习题4.21表（b）的状态转换表。
表4.21（b）
状态转换表0100/011/0
1100/011/1
10××
SnX
01
0000/001/0
Sn+1\Z
根据状态转换表画出次态及输出卡诺图，如习题4.21图（a）所示，卡诺图化简后，求状态方程和输出方程：
根据状态方程以及题目规定使用的JK触发器，求触发器的驱动方程：
⎧J1=K1=XQ0⎨
⎩J0=K0=X
最后，根据驱动方程和输出方程画出逻辑图如习题4.21图（b）所示。
第五章常用时序集成电路模块及其应用
第一节
一、重点：
二、难点：
1．2．三、考核题型与考核重点
ww课w.后ha答ck案sh网p. cn
Q1n+1=XQ0Z=XQ1
,
Q0n+1=X
课后答案网（http://www.khdaw.com）
1．概念与简答
题型为填空、判断和选择。建议分配的分数为3～6分。2．综合与设计
题型1为设计大于M=16的任意模计数器；
题型2为各种计数器、移位寄存器和中规模组合电路综合运用的分析和设计。建议分配的分数为10～20分。
第二节思考题题解
题5.1在使用某个中规模时序模块前，需要了解哪些内容？
答：需要了解该时序模块的时钟、清零方式、置位方式、使能情况、移位或计数情况等。
题5.2一个512位移位寄存器用作延迟线，若时钟脉冲频率为4MHz，问数据通过该移位寄存器被延迟了多少时间？
答：数据要经过512个时钟脉冲才能通过该移位寄存器，所以数据通过该寄存器被延迟了128us。
题5.3在四则运算中，移位寄存器可完成哪几种运算？
答：每向左或向右移动一位，则可实现乘2或除2功能，所以移位寄存器可完成乘除两种运算。
题5.4同步清零和异步清零，同步置数和异步置数的区别是什么？
答：同步清零指在清零信号有效的条件下，需等到下一个时钟脉冲到来计数器才清零。异步清零是只要清零信号有效则即刻清零。同步置数指置数方式下，下一个时钟脉冲到来时，输出端反映输入端数据的状态。异步置数指只要置数信号到来，计数器立即置数，无需等下一个时钟脉冲到来。
题5.5TTL集成电路74161与74163有什么不同，如果写出74163的VHDL程序，怎样修改74161的VHDL程序?
答：74161与74163唯一的不同是复位方式不同，若写出74163的VHDL程序,只需在74161的VHDL程序基础上，加上判断时钟的到来即可。如：IFCP=‘1’ANDCP′EVENT。
题5.6?
题5.7?
态来反映计数值。例关系。
题5.8试考虑有一个和一个4线-16线译码器设计一个4位12比特序列码发生器。
答：12进制计数器。再将74161的4个触发器输出端Q3Q2Q1Q0
接在4线-164个地址输入端A3A2A1A0。4线-16线译码器的输出配备四个多扇入的与门或与非门可以完成四个不同的逻辑函数，实际上也是4位12比特序列
ww课w.后ha答ck案sh网p. cn
码发生器。
题5.9当设计两个1位十进制数相加，其和也是1位十进制数，并且显示七段发光管只有一个，你可能用到几个书中介绍的中规模时序模块？
答：有两种方法：一种方法是用无记忆的组合电路，另一种方法是用时序电路。（1）将十进制的加数和被加数输入到8线-3线编码器，其输出为两个4位二进制数。将这两个4位二进制数送到4位二进制加法器的输入，其输出则为和，再通过显示译码器送到显示七段发光管。这样的设计无记忆，只要将输入的加数和被加数按键放松，输出就不再显示和。共用到中规模组合电路5块。
（2）第一次通过8线-3线编码器先输入被加数，用计数器记住第一次按键，并启动第一个寄存器，存入4位二进制加法器的输入端。第二次通过8线-3线编码器输入加数，用计数器记住第二次按键，并启动第二个寄存器，存入4位二进制加法器的另一个输入端。同时启动加法器，将和通过显示译码器送到显示七段发光管。这样的设计有记忆，用到了计数器和寄存器，输出显示两位十进制的和。共用到中规模组合电路7块。
题5.10在设计某些时序电路(例如计数器、移位寄存器连接的计数器)时，会由于种种原因落入非工作状态，你应该如何考虑电路设计方案？
答：（1）设置正确的复位信息；
（2）设置正确的预置信息；
（3）分析非工作状态，使其在有限个脉冲作用下进入工作状态。
习题5.1习题5.1图为一片4位二进制同步计数器（74161或74163），试分析下列各种连接图，可构成模几计数器，并写出态序表。
答k案sh网p. cn
第三节习题题解
上的CT=0说明低电平有效的异步清零，并观察外部给的高电平，可知清零无效。
习题5.1图电路的反馈信号反馈到符号控制框上的M1和M2，低电平有效的M1是关联到时序块的数据输入端。当M1有效时，且CP时钟到来时，时序块的数据输入端的数据送到触发器的输出端。当M2有效时计数器按二进制计数。
以下按（2）的原则分析习题5.1图。习题5.1图（a）、（b）、（c）的态序表如习题5.1图（c）为模14计数器（M=14）。
习题5.2习题5.2图为一片4位二进制同步计数器（74161或74163），连成下面电路，试问可构成模几计数器，并写出态序表。
解：分析习题5.2图的方法和习题5.1图大致相同，所不同的是反馈到工作模式的信号不是由触发器的输出经组合电路反馈，而是从进位位经过非门反馈。属于后N种状态计数的预置方法，其状态态序表如习题5.2表所示，可以看出M=12。
后答ckshp.习题
课后答案网（http://www.khdaw.com）
解：分析习题
5.4图的方法和习题5.3图大致相同。所不同的是当
G3
无效时计数器按二进制计数，G2端接高电平，G1接时钟时，为加计数功能。当计数到“1111”时，输出为低电平。其输出反馈到G3，并重新预置开始新的循环。分析习题5.4图，得态序表如习题5.4表所示，从态序表可以看出M=12。
习题5.13在74194构成并行-串行转换器中，如果要实现8位转换，则增加1位触发器后，线路应作何变化？
解：8D触发器的端产生的标志码加到74194第(1)现时,在第一个时钟脉冲CP8位并行输入数据被74194接
)。当第二个时钟脉冲CP收,D触发器的为0，
来到时,D触发器的变成1,74194第(1)片的Q0端,输入代码D7,标志码移入74194第(2)片的Q2端,74194习题5.14N为多少？解：习题1表(a)所示，由态序表看出是4分频器。图（）片）45,J=2=Q3，作态序表如习题5.14表(b)分频器。
课后答案网（http://www.khdaw.com）
第七章D/A转换器和A/D转换器
第一节
一、重点：
1．理解A/D转换器和D/A2．熟练掌握各种A/D二、难点：
1．A/D1．概念与简答
ww课w.后hac
课后答案网（http://www.khdaw.com）
题型为填空、判断和选择；分配的分数为2～4分。2．综合与设计
第二节思考题题解
题7.1D/A转换器的精度与线性的区别是什么?
答：D/A转换器的线性是指任何两个数码所对应的输出模拟量之差是相同的，这个差值就是一个LSB，而D/A转换器的精度是一个用相对误差来说明的一个技术参数。
题7.2取样保持电路有什么作用？不经过取样—保持,直接进行转换是否可以?为什么?答：取样－保持电路能使输入A/D转换器的信号在一次转换时间内保持不变。若不经过取样－保持电路，在转换过程中，输入信号如果发生变化，会增加转换误差。
题7.3D/A转换器输出的是模拟量，但即是连续变化的模拟量，为什么不能取得任意值？如何理解“连续变化的量称为模拟量”这一说法？
化的量称为模拟量”是指模拟量可以在一定范围内取任意值，所以D/A转换器输出的“模拟量”和我们定义的模拟量是有区别的。
答：D/A转换器的输入数字量D不是连续的，所以不可能得到任意的模拟值。“连续变
题7.4实现D/A和A/D转换，都需要一个模拟参考量R，使得
但为什么后一个关系式是近似等于？可能是无穷小。
答：因为在进行A/D转化时，会带来量化误差，而且是不可消除的，因为量化单位不题7.5什么是标称满量程？标称满量程与分辨力是什么关系？分辨率。
答：满量程指能输出的最大模拟信号（D/A）。满量程Amax=RLSB(2n－1)，n为转换器的题7.6在A/D转换中，哪些误差不能消除？既然存在不能消除的误差，数字系统的精度是否低于模拟系统?
答：在A/D低，而恰恰相反，A/D使得数据处理题7.7在A/D进题7.8A/D转换器和D/A转换器的转换误答：不论对于A/D转换器来说，其转换误差的来源都是多方面LSB所对应的模拟量。
题7.9权电阻型和R-2R网络型D/A转换器哪个精度高？为什么？
答：与权电阻型D/A转换器相比，R-2R型D/A转换器精度更高，因为在R-2R型电阻
ww课w.后ha答ck案sh网p. cn
A=DR和D≈
AR
网络中只有R、2R两种阻值，从而克服了权电阻网络阻值多、阻值差别大的缺点。
题7.10A/D转换器和D/A转换器中可能有几个“地”（参考点）？考虑这个问题的出发点是什么？
答：主要是尽量避免数字信号和模拟信号的相互干扰。
题7.11并行比较型A/D转换器中的分压电阻是否相等，为什么？
答：举8位A/D转换器为例，分压电阻有两种阻值，6个电阻值为R的电阻将其分为6，另两个电阻分为两段间隔（1/14UREF），从而保证输入电压在整个0～UREF段间隔（1/7UREF）内变化时，最大量化误差都是一样的。
题7.12逐次比较型A/D转换器工作时，为什么先取最高数字位？根据是什么？答：逐次比较型A/D转换器是一种逐位逼近型转换器，先取最高数字位给出最大电压砝码，经过D/A转换后和输入电压进行比较，若输入电压大，则再加上次大砝码，若小，则换成次大砝码，逐次逼近。
题7.13如何合理选用A/D转换器和D/A转换器的产品？通常需要考虑的因素有哪些？答：通常要考虑转换器的精度、转换器的转换速度、转换器的功能等。
答：通常的解决方法是在A/D转换电路前设计取样—保持（S/H）电路，使输入A/D转换器的信号在一次转换时间内保持不变。
题7.14如果在A/D转换期间输入信号发生变化，可以在电路上采取什么措施？
习题7.1一个8位D/A转换器的最小输出电压增量为0.04V，若输入数字为11001001，输出电压是多少？×193=7.72V。
习题7.2
解：最小电压增量为0.04V，数字量给定的间隔是(11001001)2=193，则输出电压uO=0.04
如习题7.2图所示R-2R网络型D/A转换器，UREF=10V，R=10kΩ，Rf=10kΩ。
试求当输入数字量为0FDH时uo之值。
课w.后ha答ck案sh网p. cn
第二节习题题解
URf
D=0FDH，uO=－iRf=−REF
2nR
URf
＝−REF
210R
＝－2.47V
习题7.9一个由3位半十进制双积分型A/D转换器构成的数字电压表，标称满量程为2.000V，时钟频率fcp=20kHz，参考电压UREF=±5V，试求：
（1）此A/D转换器的转换速率；
（2）输入1.2V模拟电压时的输出数字。
答：该数字电压表为3位半十进制型，所以计数器计数总容量N=1000。
90
Di2i ∑i
=07
n−1
∑(1×2
+1×26+1×25+1×24+1×23+1×22+1×20),
（1）T1=N·TCP完成一次转换所需要的最大时间
Tmax=2T1=2×
120×103
×2000=0.2s。
（2）当输入电压为1.2V时，电压表输出的数字为1200。
习题7.10双积分型A/D转换器如习题7.10图所示。
（1）若输入电压UImax=2V，要求分辨力≤0.1V，则二进制计数器计数总容量N应大于多少？
（2）计数器需要多少位？求积分时间常数RC之值。
（3）若时钟脉冲频率fCP=200kHz，|uI|=2V＜|UREF|，积分器最大输出电压Uomax=-5V，
答：（1
（2）位二进制计数器。（3后答ck案sh网p. cn
即N=
1.2
×2000=12002
课后答案网（http://www.khdaw.com）
uO1=−
uI
T1RC
T1时刻为运放反馈电容充电到最大值，此时，T1＝2nTCP，uO1=UOmax。所以
UI
Uomax=-2nTCPRC即
RC=-U=-
UI
Omax
2nTCP
2
×32×0.005=0.064(ms)。−5
一、重点：
1.脉冲产生与整形电路的工作原理
施密特触发器、单稳态触发器和多谐振荡器典型电路的工作原理、波形分析、电路参数与性能的定性分析。
2.555定时器
555定时器的基本结构、引脚功能、典型应用。3.脉冲电路的分析方法
无论脉冲电路的具体结构如何，凡是含有RC元件的脉冲电路，分析的关键都是电容的二、难点：
分析方法，另外，对输出信号状态的影响。
三、考核题型与考核重点
1.概念与简答
题型1题型2～4分。2.题型1根据已知脉冲电路，分析其工作原理，画出电路中各关键点的信号波形以及输出
ww课w.后ha答ck案sh网p. cn
第一节
重点与难点
第八章脉冲产生与整形
课后答案网（http://www.khdaw.com）
第一章数字逻辑基础
第一节重点与难点
一、重点：1.数制2.编码
(1)二—十进制码（BCD码）
在这种编码中，用四位二进制数表示十进制数中的0~9十个数码。常用的编码有8421BCD码、5421BCD码和余3码。
8421BCD码是由四位二进制数0000到1111十六种组合中前十种组合，即0000~1001来代表十进制数0~9十个数码，每位二进制码具有固定的权值8、4、2、1，称有权码。
余3码是由8421BCD码加3（0011）得来，是一种无权码。(2)格雷码
格雷码是一种常见的无权码。这种码的特点是相邻的两个码组之间仅有一位不同，因而其可靠性较高，广泛应用于计数和数字系统的输入、输出等场合。
3.逻辑代数基础
(1)逻辑代数的基本公式与基本规则
逻辑代数的基本公式反映了二值逻辑的基本思想，是逻辑运算的重要工具，也是学习数字电路的必备基础。
逻辑代数有三个基本规则，利用代入规则、反演规则和对偶规则使逻辑函数的公式数目倍增。
(2)逻辑问题的描述
逻辑问题的描述可用真值表、函数式、逻辑图、卡诺图和时序图，它们各具特点又相互关联，可按需选用。
(3)图形法化简逻辑函数
图形法比较适合于具有三、四变量的逻辑函数的简化。二、难点：
1.给定逻辑函数，将逻辑函数化为最简用代数法化简逻辑函数，熟练运用四个基本个包围圈尽可能画大。
2.卡诺图的灵活应用
3.电路的设计
如何正确分析命题，设计出逻辑电路呢？通常的步骤如下：
12．根据真值表，写出逻辑表达式；
ww课w.后ha答ck案sh网p. cn
课后答案网（http://www.khdaw.com）
3．对逻辑表达式进行变换化简；4．最后按工程要求画出逻辑图。三、考核题型与考核重点
1．概念与简答
题型1为填空、判断和选择；题型2为叙述基本概念与特点。建议分配的分数为2～4分。2．综合与设计
题型为与后续章节内容的综合型题目。建议分配的分数为3～6分。
第二节思考题题解
题1.1什么是8421BCD编码？8421BCD码与二进制数之间有何区别？
答：8421BCD码又称二-十进制码，使用此代码来表示人们习惯的十进制数码的编码方法。8421BCD码是用0000-1111中前的10个数表示0～9，而二进制数是0000-1111每个值都有效，表示0～15的数。
题1.2逻辑代数中有几种基本运算？其中与运算、或运算同二进制数的乘法和加法算术运算规律比较有何区别？
答：三种基本逻辑运算是与、或、非。与运算与一位二进制数的乘法运算结果相似，但是没有进位；或运算和一位二进制数的加法运算结果相似，但是当两个数都是1时，或运算的结果仍旧是1，而加法的结果是0，并有一位进位。
题1.3设A、B、C为逻辑变量
若A+B=A+C，问B=C吗？为什么？若A⋅B=A⋅C，问B=C吗？为什么？
若A+B=A+C且A⋅B=A⋅C，问B=C吗？为什么？
答：若A+B=A+CB不一定等于C，因为当A=1时，无论B和C取何值，等式两边都等于1，即A+B=A+C。
若A·B=A·CB不一定等于C，因为当A=0时，无论B和C取何值，等式两边都等于0，即A·B=A·
若A+B=A+C可得B=C；而当AB=A·C，无论A题1.4（1（2（3（4答：（1（2（3）=A++AC+CD=A⋅⋅AC⋅ 课w.后ha答ck案sh网p. cn
课后答案网（http://www.khdaw.com）
（4）F=(A+D)(+)(+C)=A+D++++C=+AD+B题1.5逻辑函数有几种表示方法？它们之间如何相互转换？
答：逻辑函数有五种常用表达方法，分别是与或式，或与式，与非与非式，或非或非式和与或非式。与或式和或与式是基本表达方法，它们之间的转化利用包含律，分配律等基本方法完成。与非与非式是由与或式两次取反，利用反演律变换的。或非或非式是由或与式两次取反，利用反演律变换的。与或非式是由或与式两次取反，然后两次用反演律变换的。
题1.6最小项的逻辑相邻的含义是什么？在卡诺图中是怎样体现的？答：最小项的逻辑相邻是指最小项内所含的变量中只有一个变量互为补，反映在卡诺图中是几何位置相邻。
题1.7试总结并说出
（1）由真值表写逻辑函数式的方法；（2）由函数式列真值表的方法；（3）从逻辑图写逻辑函数式的方法；（4）从逻辑函数式画逻辑图的方法；（5）卡诺图的绘制方法；
（6）利用卡诺图化简函数式的方法。答：（1）将真值表中每个输出为1的输入变量取值组合写成一个乘积项，若输入变量取值为1，乘积项中的因子用原变量表示，反之用反变量表示，然后将这些乘积项做逻辑加。
（2）给函数式中所有输入量依次赋值，观察取这些输入组合的情况下输出的状态，绘制真值表。
（3）逻辑图的逻辑符号就是表示函数式间的运算关系，将对应的逻辑符号转换成逻辑运算符，写成逻辑函数式。
（4）将逻辑函数式中的逻辑符号相应转化成各种逻辑门来表示。
（5）根据变量的个数决定卡诺图的方框数，卡诺图中行列变量的取值按循环码规律排列，以保证几何位置上相邻的方格其对应的最小项为逻辑相邻项。
（6）用卡诺图化简函数时，首先将函数填入相应的卡诺图中，然后按作圈原则将图上填1的方格圈起来，要求圈的数量少，范围大，每个圈用对应的积项表示，最后将所有积项逻辑相加，就得到了最简的与或表达式。最简或与表达式化简是将所有取0的作圈，然后将所有圈用对应的和项表示，注意若圈对应的变量取值是0写成原变量，取1写成反变量，最后将所有和项逻辑乘。
题1.81的逻辑组合完全满足输出值为1函数都是唯一的。
题1.9答：采用图解法，根据作圈的需要这些格可以视为“1”也可以视为“0”。
题1.10或、异或运算可以通过卡诺图中对应的最小项作答：或、异或运算相当于逻辑函数各个最小项的运算，也就是卡诺图然后化简得到最简的表达式。
ww课w.后ha答ck案sh网p. cn
课后答案网（http://www.khdaw.com）
第三节习题题解
习题1.1将下列二进制数分别转换成八进制数、十六进制数和十进制数。（1）100110；（2）100101101.110；（3）[1**********].100101；（4）[1**********]0.10100111。解：(100110)2=(46)8=(26)16=(38)；
(100101101.110)2=(455.6)8=(12D.C)16=(301.75)；
([1**********].100101)2=(2071.45)8=(439.94)16=(1081.578125)；
([1**********]0.10100111)2=(7732.516)8=(FDA.A7)16=(4058.65234375)。习题1.2写出下列十进制数的8421BCD码。（1）（2003）D；（2）（99）D；（3）（48.5）D；（4）（12.08）D。解：（1）（2003）D=([**************]1)8421BCD；（2）（99）D=（10011001）8421BCD；（3）（48.5）D=（01001000.0101）8421BCD；（4）（12.08）D=（00010010.00001000）8421BCD。
习题1.3写出习题1.3图（a）所示开关电路中F和A、B、C之间逻辑关系的真值表、函数式和逻辑电路图。若已知A、B、C变化波形如习题1.3图（b）所示，画出F1、F2的波形。
解：设用输入变量A、B、C表示开关的状态，开关闭合用逻辑1表示，开关断开用逻辑0表示。输出变量F表示灯的状态，灯亮用逻辑1表示，灯灭用逻辑0表示。由此可列出开关电路的真值表如表1.2所示。
w.案网p. cn
F1=AB
=ABF2=A=A+BC
最后根据A、B、C波形，画出F1、F2波形如习题1.3图（c）所示。
课后答案网（http://www.khdaw.com）
习题1.4用逻辑代数的基本公式和常用公式证明下列各等式。（1）A+BC=(A+B)(A+C)
（3）ABC+ABC+ABC+ABC=A⊕B⊕C（4）(AB+C)B=ABC+ABC+ABC
解：(A+B)(A+C)=A+AC+AB+BC=A(1+C+B)+BC=A+BC
(2)根据上题的结果
(A+B)(B+D)(A+C)(C+D)=[(A+B)(A+C)][(B+D)(C+D)]=(A+BC)(D+BC)=BC+AD
(3)+B+A+ABC=+B)+A(+BC)
=(B⊕C)+A(B⊙C)=(B⊕C)+A(⊕)=A⊕B⊕C
(4)根据吸收率
(AB+C)B=AB+BC
AB=AB
+BC（1（2
（3（41.5
图（a）；（2）对应习题1.5图（b））。
(1)(2)(3)F=(+B)(A+C+BC=+ABC+BC
课w.后ha答ck案sh网p. cn
（2）BC+AD=(A+B)(B+D)(A+C)(C+D)
课后答案网（http://www.khdaw.com）
=+ABC+BC=•ABC•BC
(4)F=ABC+A++BC=ABC+A++BC=ABC•A••BC
课w.后ha答ckshp习题1.5图
习题1.6
试画出用或非门和反相器实现下列函数的逻辑图。（1）F=ABC+BC
（2）F=(A+C)(A+B+C)(A+B+C)（3）F=(ABC+BC)D+A
BD（4）F=CDBCABCD
解：习题1.6通过公式转换，得出下列形式。（1）对应习题1.6图（a）；（2）对应习题1.6图（b）；（3）对应的习题1.6图（c）；（4）对应的习题
1.6图（d）。
(1)
(2)
=(3)
+(4)F
课后答案网（http://www.khdaw.com）
习题1.7已知函数F、G
F(A,B,C)=∑m(2,4,5,7)
G(A,B,C,D)=∑m(1,3,6,7,12,14,15)
试分别用最少数目的或非门实现之，要求电路的输入仅为原变量。解：将函数F转换成或非形式，然后再将G转换成或非形式，即
F(A,B,C)=
=+(+C)+A+(+C)
G(A,B,C,D)=∑m(1,3,6,7,12,14,15)=++
BC++AB+ABC+ABCD
++D
A9个门。习题解：(a)C+B+A(b)F
(c)F=B)=
+ABC(d)F1
F2=C⊕(A⊕B)
课w.后ha答ck案sh网p.cn
习题1.6图
∑m(2,4,5,7)=+A+A+ABC=A(+C)++C)
BC
B
F
F
（a）（b）
A1
B
F
AB
C
C
2
（c）（d）
h
（5）F=(A+B+C+D)(+B+C+D)(A+B++D)
解：
(1)F=ABC+(2)F=A(+B)+B(B+C)+B=AB+B+BC=B
(3)F=A+ABD+A=AD(+B+)=AD(B+C+=AD(4)F=A(B⊕C)+A(B+C)+A+C
=ABC+A+AB+AC+A+A=AB+A+AC+A+=AB+AC+A+=A(B++C(A+=AB+A+AC+=A+(5)F=(A+B+C+D)(+B+C+D)(A+B++D)
=(B+C+D)(A+B++D)=B+D+AC
（1）F=AB+AC
（2）F=ABC+ABD（AB+AC=0）（3）F=ABC+AC+ABC+BCD（5）F(A,B,C,D)=∑m(1,4,8,12,13)
（4）F(A,B,C,D)=∑m(2,3,4,5,8,9,14,15)
解：按包围卡诺图中的“1”化简，可得函数的最简的与或表达式。按包围卡诺图中的“0”化简，可得函数的最简的或与表达式。（1）题卡诺图对应的习题1.16图（a），（2）题卡诺图对应的习题1.16图（b），（3）、（4）和（5）题卡诺图省略。
(1)F=+=(B+C)(A+C)(2)F=BD+A=(A+B)(A+D)
(3)F=A+AC++=A+BC+C=(B+C)(A+C)(A+B+D)(4)F（A,B,C,D）=∑m（2,3,4,5,8,9,14,15）
课w.后ha答ck案sh网p. cn
（ABC+ABC=0）
习题1.16用卡诺图化简下列函数，分别写出其最简与或式和或与式。
(5)F=∑m(1.4.8.12.13)=ABCD+BCD+ABC+ACD
=C(A+B+D)(A++)(A+B+D)
习题1.17用卡诺图化简下列有无关项的函数，分别写出其最简与或式和或与式。
⎧F=ABC+ABC+ABCD+ABCD（4）⎪⎨
⎪⎩约束条件CD=0
解：第（1）题卡逻辑函数卡诺图对应习题1.17图（a）所示，第（4）题逻辑函数卡诺
图对应的习题1.17图（b）所示，第（2）和（3）题卡诺图省略。
（1）F(A,B,C,D)=
F=C+B+A=(+C+D)(+)(+)
（2）F=∑m(1,4,8,12,13)+∑d(2,3,6,10,11,14=B++AB+A=C(A+B+D)(A+B+D)(A+B+D)
(3) 课w.后ha答ck案sh网p. cn
∑m(5,6,8,10)+∑d(0,1,2,13,14,15)
∑m(5,6,8,10)+∑d(0,1,2,13,14,15)
（2）F(A,B,C,D)=∑m(1,4,8,12,13)+∑d(2,3,6,10,11,14)
⎧⎪F(A,B,C,D)=∑m(0,3,5,6,8,13)（3）⎨
约束条件∑d（1，4，10）=0⎪⎩
（1）F(A,B,C,D)=
课后答案网（http://www.khdaw.com）
(4)F(A,B,C)=AC+BC
F(A,B,C)=(A+C)(B+C)
一、重点：
1．TTL与非门外特性
（1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数Uon、Uoff、UNH和UNL。开门电平UON是保证输出电平为最高低电平时输入高电平的最小值。关门电平UOFF是保证输出电平为最小高电平时，所允许的输入低电平的最大值。
（2）输入特性：描述与非门对信号源的负载效应。根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平UIL时，与非门对信号源是灌电流负载，输入低电平电流IIL通常为1～1.4mA。当输入端为高电平U输入高电平电流IIH通常小于50μA。
（3R≤关门电阻ROFF时，相相应的输入端相当于输入高电平。
2．其它类型的TTL门电路
（1）集电极开路与非门（OC多个TTL（OCTTL与非门的差别在于用外接电阻代替复合管。
（2又能实现线与功能。它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。处于何种状态
16
ww课w.后ha答ck案sh网p. cn
第一节重点与难点
第二章逻辑门电路
课后答案网（http://www.khdaw.com）
由使能端控制。
3．CMOS逻辑门电路
CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。CMOS器件门限电平UTH近似等于1/2UDD，可获得最大限度的输入端噪声容限UNH和UNL=1/2UDD。
二、难点：
1．根据TTL与非门特性，正确分析和设计电路；2．ECL门电路的逻辑功能分析；3．CMOS电路的分析与设计；4．正确使用逻辑门。三、考核题型与考核重点1．概念
题型为填空、判断和选择。建议分配的分数为2～4分。
题2.1TTL标准与非门电路由哪几部分组成？答：输入级；中间级；输出级。
题2.2TTL与非门的电压传输特性说明什么问题？从特性曲线上可以得到UOH、UOL、UIH和UIL等参数，这些参数代表什么意义？
答：与非门的电压传输特性指的是与非门输入电压UI和输出电压UO之间的关系曲线。UOH是与非门电压传输特性曲线截止区的输出电压，称作输出高电平。UOL是电压传输特性曲线导通区的输出电压，称作输出低电平。UIH和UIL分别是输入高电平和输入低电平。
题2.3TTL电路实现线与逻辑功能可以采用集电极开路门和三态门，试说明其原理。答：线与是指在实际应用中，把输出端直接并联使用，实现与逻辑功能。为了实现线与功能，将集电极开路门或三态门的输出端直接并联，外接公共负载电阻和电源。每个门实现与非逻辑，两个输出只要有一个是低电平，总的输出就是低电平，只有两个输出都是题2.4抗饱和TTL就可以提高开关速度。
题2.5ECL答：ECL存储时间。ECL升时间和下降时间。ECL题2.6CMOS或非门从电路结构上看有哪些不同？
答：与非门是负载部分为并联PMOS管，驱动为串联NMOS管；或非门负载为串联PMOS管，驱动为并联NMOS管。
17
ww课w.后ha答ck案sh网p. cn
第二节思考题题解
课后答案网（http://www.khdaw.com）
题2.7CMOS门电路与TTL门电路相比有哪些优点？答：优点主要有以下几点：1．静态功耗低
2．集成度高，温度稳定性好3．抗辐射能力强4．电源利用率高5．扇出系数大6．电源取值范围宽
题2.8CMOS门电路不使用的输入端不允许悬空，为什么？
答：因为CMOS电路输入阻抗高，容易受静电感应出现击穿，输入端不能悬空。与非门多余的输入端接电源正极，或非门接地，低速场合将多余的输入端和有用的信号端并联使用。
题2.9当TTL门电路驱动CMOS门电路时，是否需要增加接口电路？为什么？
答：如果TTL和CMOS电路选择适当的话，不需要另外加任何接口电路。例如TTL采用74LS系列，CMOS采用74HCT系列。
题2.10为什么说电压、电流参数是门电路之间实现正确连接的主要参数？
答：因为电压和电流参数是门电路实现正常功能的主要参数，所以它们是门电路之间建立正确连接的主要参数。
习题2.1灯控制电路如习题2.1图所示。试写出电路的功能表、真值表和逻辑表达式。解：当开关A、B同时上扳或下扳时，灯F才亮。由此可写出电路功能表如习题表2.1所示。开关A、B和灯F只有两种相反的状态，可选用逻辑0和逻辑1来代表相应的状态。然而选用的表示方式不同，所得到的真值表和逻辑表达式也不同。
课后答ck案sh网p. cn
第三节习题题解
（1）如开关上扳用逻辑
逻辑1表示，灯灭则用逻辑表如习题表2.2（2）
逻辑1表示，灯灭则用逻辑表如习题表2.318
课后答案网（http://www.khdaw.com）
F=AB+AB=A⊙B
（3）如开关上扳用逻辑1表示，下扳则用逻辑0表示；灯亮用逻辑0表示，灯灭则用逻辑1表示。根据功能表可写出电路的真值表如习题表2.4所示，由真值表写出电路的逻辑表达式为：
F=AB+AB=A⊕B
（4）如开关上扳用逻辑0表示，下扳则用逻辑1表示；灯亮用逻辑0表示，灯灭则用
习题表2.2
AB
1100
1010
F
1001
逻辑1表示。根据功能表可写出电路的真值表如习题表2.5所示，由真值表写出电路的逻辑表达式为：
第二部分，是由二极管组成的或门电路，输入变量为F1和F2，输出变量是F3，其逻辑关系表达
式为：
ww课w.后ha答ck案sh网 cn
F1=AB
F2=CD
19
F=AB+AB=A⊕B
习题2.2已知电路如习题2.2图（a）所示。
⑴写出F1、F2、F3和F与输入之间的逻辑表达式；⑵画出逻辑图；
⑶给定各输入波形如习题2.2图（b）所示。试画出F1、F2、F3和F的波形图。解：（1）电路是由分立元件组成，可分为三部分：第一部分，是由二极管组成的两个与门电路，输入变量分别为A、B和C、D，输出变量分别为F1和F2，其逻辑关系表达式为：
F3=AB+CD
第三部分，是由三极管组成的非门
F3，输出变量是F，
AB+CD
（2）通过上面分析，分立电路所实现的是与或非的逻辑功能。该电路可等效为与或非门，其等效图如习题2.2图（c）所示。
（3）当给定各输入波形。可画出F1、F2、F3
和F的波形图，如习题2.2图（d）所示。
课后答案网（http://www.khdaw.com）
F=A⋅B⋅C
电路中的二极管D起到电平移位的作用。输出的高低电平值：UOH=3.6VUOL=0.3V。输入的高低电平值：UIH=3.6VUIL=0.3V.
5−0.7
输入端的短路电流：IIL==1.075mA。
4
习题2.4用内阻足够大的万用表测量习题2.4图TTL与非门电路的一个悬空输入端的电压UI，在下列情况下，表的读数各为多少？
⑴其余输入端全部悬空时；⑵其余输入端全部接
⑶⑷其余输入端全部接⑸ 课w.后ha答ck案sh网p. cn
习题2.3试分析习题2.3图所示TTL电路的工作原理和逻辑功能，并说明D的作用，
计算UOL、UOH、UIL、UN等。解：从习题2.3图可看出，电路是由输入级、中间级和输出级三部分组成。输入级由多发射级三极管T1和R1组成。中间级由T2管、R2、R3构成，起分相作用。T4、T5、R4和D构成为图腾柱式结构，具有静态功耗小、输出电阻小、带负载能力强等优点。
当A、B、C中有一个为低电平时，UIL=0.3V，此时，T1管的基极电位被钳制在UB1=1.0V，T2和T4均截止，T2的集电极电位UC2为高电平，将使
T3和D导通，输出为高电平。由于IB4电流很小，故可近似认为UC2=5V，UOH=5-UBE3-UD=5-0.7-0.7=3.6V。
当A、B、C全为高电平时，T1的集电极、T2的发射极和T4的发射极导通，使T1管的基极电位UB1被箝制在2.1V。此时T1管集电极正偏，发射极反偏，故电流IB1将流入T2的基极，使T2导通。IE2电流部分被R3分流外，其余部分将流入T4的基极，使T4管导通。若假设T2导通后进入饱和状态，则UC2≈0.8V，此时电压不足以使T3和D同时导通，故输出极电路上半部分截止，下半部分导通，输出呈低电平，UOL=UCE3≈0.3V。
由上面分析可知，电路实现的是与非的逻辑功能，逻辑表达式为：
20
课后答案网（http://www.khdaw.com）
解：设Ube=0.7V，用内阻足够大的万用表测量与非门的一个悬空输入端的电压UI。（1）其余输入端全部悬空时,相当于在相应的输入端接高电平，此时T2、T5均导通，T1的基极电位值为2.1V,因此，用内阻足够大的万用表测量与非门的一个悬空输入端的电压UI=2.1-Ube=2.1-0.7=1.4V。
（2）其余输入端全部接UCC时,此时T2、T5均导通，T1的基极电位值为2.1V,因此，用内阻足够大的万用表测量与非门的一个悬空输入端的电压UI=2.1-Ube=2.1-0.7=1.4V。
（3）其余输入端全部接地时，此时，T1的基极电位被钳制在0.7V,用内阻足够大的万用表测量与非门的一个悬空输入端的电压UI=0.7-0.7=0V。
（4）其余输入端全部接0.3V时，此时，T1的基极电位被钳制在1V,用内阻足够大的万用表测量与非门的一个悬空输入端的电压UI=1-0.7=0.3V。
（5）其余输入端有一个接地时，对应的输入接地的二极管优先导通，T1的基极电位被钳制在0.7V，用内阻足够大的万用表测量与非门的一个悬空输入端的电压UI=0.7-0.7=0V。
习题2.10若要实现习题2.10图中各TTL门电路输出端所示的逻辑功能，各电路的连接是否正确？如果不正确，试说明理由。
ww课wh.c
解：本题目涉及TTL1．门电路的多余输入端的处理；2．门电路输入负载的要求；3．输出端不能直接相接；
4．带载能力的问题。
(a)正确；(b)错误，F=0;(c)错误，F=0;
(d)正确；
(e)(f)习题2.27如习题2.27图所示驱动电路，哪些驱动电路的连接是错误的？21
课后答案网（http://www.khdaw.com）
解：习题2.27图(a)，(c)驱动错误。
一、重点：
1.组合电路的基本概念
组合电路的信号特点、电路结构特点以及逻辑功能特点。2.组合电路的分析与设计
如果选用小规模集成电路SSISSI若用中规模集成电路MSI无论是用SSI或MSI3.比较器、编码器、译码器、数据选择器和数据分配器等，4.二、难点：
22
ww课w.后ha答ck案sh网p. cn
第三章组合逻辑电路
第一节重点与难点
课后答案网（http://www.khdaw.com）
1.组合电路设计
无论是用SSI还是用MSI设计电路，首先碰到的是如何将设计要求转换为逻辑问题，得到明确的真值表，这一步既是重点又是难点。总结解决这一难点的方法如下：
（1）分析设计问题的因果关系，分别确定输入变量、输出变量的个数及其名称。
（2）定义逻辑变量0、1信号的含义。无论输入变量、输出变量均有两个状态0、1，这两个状态代表的含义由设计者自己定义。
（3）再根据设计问题的因果关系以及变量定义，列出真值表。2.常用组合电路模块的灵活应用
同样的设计要求，用MSI设计完成后，所得的逻辑电路不仅与所选芯片有关，而且还与设计者对芯片的理解及灵活应用能力有关。读者可在下面的例题和习题中体会。
3.硬件描述语言VHDL的应用
VHDL的应用非常灵活，同一个电路问题可以有不同的描述方法，初学者可以先仔细阅读已有的程序实例，再自行设计。
三、考核题型与考核重点
1.概念与简答
题型1为填空、判断和选择；题型2为叙述基本概念与特点。建议分配的分数为3～6分。2.综合分析与设计
题型1为根据已知电路分析逻辑功能；
题型2为根据给定的逻辑问题，设计出满足要求的逻辑电路。建议分配的分数为6～12分。
题3.1简述组合逻辑电路的分析步骤和设计步骤。
答：组合逻辑电路的分析是用逻辑函数来描述已知的电路，找出输入、输出间的关系，从而判断电路功能。组合逻辑电路分析有以下几个步骤：首先根据逻辑电路图写出逻辑函数表达式，然后利用代数法或图解法化简函数，列出真值表，最后根据真值表判断电路的逻辑功能。
题3.2（1（2（3 课w.后ha答ck案sh网p. cn
第二节思考题题解
课后答案网（http://www.khdaw.com）
解：（1）根据题图3.3（a）已知电路，写出函数F的表达式如下：
F=A⋅B⋅C⋅D+B⋅D⋅A⋅C
（2）将函数F化简为最简与或表达式，并用与非门实现。
F=A⋅B⋅C⋅D+B⋅D⋅A⋅C
=A⋅B⋅C⋅D⋅B⋅D⋅A⋅C=(A+B+C+D)⋅(B⋅D+A⋅C)=A⋅BD+AC+ABC+BCD+ACD=A⋅BD+AC+BCD=AC⋅A⋅BD⋅BCD
根据与非表达式画出用与非门实现的电路如思考题3.2图（b）所示。（3）若改用或非门实现，首先写出相应的表达式。
画出F的卡诺图，得到F的与或式，从而求出F的与或非式，变换得到或非-或非式。
F=A⋅C+AB+AD+BC+C⋅D
=A+C+A+B+A+D+B+C+D+C
函数F的或非门电路如思考题3.2图（c）所示。
题3.3什么叫竞争-冒险现象？当门电路的两个输入端同时向相反的逻辑状态转换（即一个从0变成1，另一个从1变成0）时，输出是否一定有干扰脉冲产生？
答：竞争指的是一个门电路多个输入信号同时跳变，或者一个信号经过不同路径传到同一个门电路的输入端导致信号到达时间不同的现象。冒险指的是由于竞争可能在电路输出端产生的毛刺现象。当门电路的两个输入端同时向相反的逻辑状态转换时，输出不一定有干扰脉冲产生。
3.4简述VHDL的主要优点。
答：VHDL的覆盖面广，描述能力强，是一个多层次的硬件描述语言，VHDL已成为IEEE承认的一个工业标准，是一种通用的硬件描述语言。
VHDL有良好的可读性，可以被计算机接受，也容易被读者理解，VHDL源文件既是程序又是技术人员之间交换信息的文件，也可作为合同签约者之间的文件；VHDL的生命周期长，因为VHDL硬件描述与工艺无关；VHDL支持大规模设计的分解和已有设计的再利用。
题3.5一个VHDL设计是否必须有一个结构体？结构体的目的是什么？一个设计可以有多个结构体吗？
答：VHDL设计中必须有结构体。结构体描述实体硬件的互连关系、数据的传输和变换以及动态行为。一个实体可以对应多个结构体，每个结构体可以代表该硬件某方面的特性。
24
ww课w.后ha答ck案sh网p. cn
课后答案网（http://www.khdaw.com）
例如用一个结构体表示某硬件的行为特性，用另一结构体表示该硬件的结构特性。
题3.6端口模式IN和INOUT有什么不同？
答：端口模式表示电路的数据流向。端口模式IN表示只能向端口写入数据，而端口模式INOUT表示既可以向端口写入数据，又可以从端口读出数据。
题3.7编码器的逻辑功能是什么？优先编码器与一般编码器有何区别？
答：编码器可以将一组相互独立的信号进行编码，形成一组相互关联的信号，以达到减少信号个数、增强信号表达能力的目的。一般编码器只允许一个信号为有效，而优先编码器允许同时有多个信号有效，但只识别优先级最高的信号。
题3.8要区别24个不同信号，或者说给24个输入信号编码，需要几位二进制代码？电路有多少个输出？如果区别64个信号有将如何？
答：若要区别24个不同信号，至少要用5位二进制代码，因此电路有5个输出。若区分64个信号至少用6位二进制代码，因此电路有6个输出。题3.9什么叫译码器？有哪些常用译码器？各有何特点？答：将具有特定含义的不同的二进制代码辨别出来，翻译成为对应输出信号的电路就是译码器。常用的译码器有变量译码器和数字显示译码器。
对于译码器每一组输入编码，在若干个输出中仅有一个输出端为有效电平，其余输出皆处于无效电平，这类译码器称为变量译码器。常用的有2-4线译码器、3-8线译码器、4-10线8421BCD译码器等。
在数字电路中，需要将数字量的代码经过译码，送到数字显示器显示。能把数字量翻译成数字显示器能识别的译码器称为数字显示译码器，常用的有七段显示译码器。
题3.10数据选择器和数据分配器各具有什么功能？若想将一组并行输入的数据转换成串行输出，应采用哪种电路？
答：数据选择器根据控制信号的不同，在多个输入信号中选择其中一个信号输出。数据分配器则通过控制信号将一个输入信号分配给多个输出信号中的一个。若要将并行信号变成串行信号应采用数据选择器。
题3.11一个有使能端的译码器能否用作数据分配器？怎样接线可以使一个八路输出的数据分配器连接成一个3线-8线译码器？
答：带使能端的译码器能用作数据分配器。以74138译码器芯片为例，将其连接成数据分配器如思考题3.11图（a）所示。
3.11图（b）所示。
课.后ha答ck案sh网p. cn
25
第三节习题题解
习题3.1组合电路的逻辑框图如习题3.1图（a）所示。电路要求如下：
（1）当变量A1A0表示的二进制数≥B1B0表示的二进制数时，函数F1=1，否则为0。（2）当变量A1A0的逻辑与非(10)和变量B1B0的逻辑异或(B1⊕B0)相等时，函数
F2为高电平，否则为0。
试设计此组合电路。
。解：（1）根据题意确定输入变量为A1A0B1B0，输出变量为F1F2，如习题3.1图（a）
（2）根据题目对输入、输出变量提出的要求，列写真值表如习题3.1表所示。
习题3.1表
输
入
(10)
真值表
A1
[**************]1
A0
[**************]1
B1
[**************]1
B0
[**************]1
(B1⊕B0)
[**************]0
输[**************]0
出[**************]1
F1F2
[**************]0
（3）由真值表，作函数卡诺图如习题3.1图（b）所示。
后答ck案sh网p. cn
11010
F2=11B0+1B10+01B0+0B10+A1A010+A1A0B1B0
变换F2的表达式
F2=A1(B1⊕B0)+A0(B1⊕B0)+A1A0B1⊕B0
=1(B1⊕B0)+0(B1⊕B0)+A1A01⊕0 =(A1A0)⊕B1⊕B0
（4）由逻辑表达式画出逻辑图如习题3.1图（c）所示。
习题3.2用与非门设计四变量的多数表决电路。设输出为F，当输入变量A、B、C、D有3个或3个以上为1时输出为1，输入为其它状态时输出为0。
解：（1）根据题意确定输入变量为ABCD，设输出变量F。
（2）根据题目对输入、输出变量提出的要求，列写真值表如习题3.2表所示。
习题3.2表
输
入
真值表
输
出
A
[**************]1
B
[**************]1
C
[**************]1
D
[**************]1
F
[**************]1
（3）由真值表，作函数卡诺图如习题3.2图（a）所示
=（4）由与非-与非表达式画出逻辑图如习题3.2（b）图所示。
课.后ha答ck案sh网p. cn
习题3.3一个组合逻辑电路有两个控制信号C1和C2，要求：（1）C1C2=00时，F=A⊕B；（2）C1C2=01时，F=AB；（3）C1C2=10时，F=A+B；
（4）C1C2=11时，F=AB。
试设计符合上述要求的逻辑电路（器件不限）。解：题目中要求控制信号对不同功能进行选择，故选用数据选择器实现，分析设计要求，得到逻辑表达式：
F=C1C2(A⊕B)+C1C2(AB)+C1C2(A+B)+C1C2(AB)。
4选1数据选择器的逻辑表达式：
F=A0A1D0+A0A1D1+A0A1D2+A0A1D3。
对照上述两个表达式，得出数据选择器的连接方式为：
根据数据选择器的连接方程，得到电路如习题3.3图所示。习题3.4试设计一个具有两种功能的码制转换电路，并画出电路图。K为控制变量。K=0时，输入C、B、A为二进制码，输出F3F2F1为循环码。K=1时，输入C、B、A为循环码，输出F3F2F1为二
进制码。写出输出函数的逻辑表达式。解：（1）根据题意定义输入变量为KCBA，输出变量F3F2F1。
（2）根据题目对输入、输出变量提出
的要求，列写真值表如习题3.4表所示。
课.后ha答c案 n
A0=C1，A1=C2，D0=A⊕B，D1=AB，D2=A+B，D3=AB。
（3）由真值表，作函数卡诺图如习题3.4图（a）所示。经卡诺图化简后，得到最简与或式：
F3=C
F2=CB+CB=C⊕B
F1=KCB⋅A+KCBA+K⋅BA+KBA+C⋅BA+CBA=(KC)⊕B⊕A
（4）由逻辑表达式画出逻辑图如习题3.4图（b）所示。
习题3.5试设计一个5211BCD码的判决电路。当输入代码D、C、B、A中有奇数个1时，电路的输出F为1，否则为0。试用与非门实现该电路，写出输出函数F的与非-与非表达式。
解：（1）根据题意确定输入变量为DCBA，输出变量为F。
课w.hac cn
课后答案网（http://www.khdaw.com）
11
01
11
10
××
（3）由真值表，作函数卡诺图如习题3.5图（a）所示。
卡诺图化简函数，得到最简与或式，变换函数得到与非-与非式：
F=DB+DCA+DCA+DCA+DCBA=DBDCADCADCADCBA
（4）由与非-与非式画出逻辑图如习题3.5图（b）所示。
习题3.7习题3.7图（a）和（b）电路有无竞争冒险现象？若有，请说明出现冒险的输入条件，并修改设计。画出无冒险的逻辑图。
解：（1）分析习题3.7图（a）所示电路，得到逻辑表达式为：F=ADDB⋅(A+C+B)，若输入信号A=B=1，则有F=D，因此电路有竞争冒险。增加冗余项后的逻辑表达式为：F=ADDB⋅(A+C+B)+AB，修改后的逻辑图如图习题3.7图（c）所示。
（2）分析习题3.7图（b）所示电路，其表达式为：F=ABC+(A+D)(D+B)。若输入信号ACD=011，则有F=B+，电路有竞争冒险。若输入信号BCD=010，则有F=A+，电路有竞争冒险。
增加冗余项后的逻辑表达式为：F=ABC+(A+D)(D+B)+ACD+BCD，修改后的逻辑图如图习题3.7图（d）所示。
习题3.14试设计一个将8421BCD（1）用与非门实现。（2）用或非门实现。
（3）用译码器74LS138（4）用数据选择器74LS153解：（1）用与非门实现
设输入变量为A3A2A1A0，B3B2B1B0。根据设计要求，列写真值表如习题3.14-与非式，用与非门实现 ww课w.后ha答ck案shp.cn
课后答案网（http://www.khdaw.com）
B3=A3+A2A0+A2A1=A3⋅A2A0⋅A2A1
B2=A210+2A0+2A1=A210⋅2A0⋅2A1B1=A1A0+A1A0=A1A0⋅A1A0B0=A0
习题3.14表
输入
真值表
输
出
A3
[**************]1
A2
[**************]1
A1
[**************]1
A0
[**************]1
B3
0000011111××××××
B2
0111100001××××××
B1
1001100110××××××
B0
1010101010××××××
（2）用或非门实现
利用卡诺图包围0，求函数的最简或与式，再变换为或非表达式，画出用或非门实现的逻辑图略。
B3=(A2+A1+A0)(A3+A2)=A2+A1+A0+A3+A2
B2=(A3+A2+A1+A0)(2+0)(2+1)(3+A0)=3+2+1+0+2+0+2+1+3+A0B1=(A1+A0)(A0+A1)=A1+A0+A0+A1B0=A0
（3）用译码器74LS138实现
片74LS138扩展为4-16式，附加与非门，画出逻辑图如习题图B3=B2B1B0
（4）用数据选择器74LS153是双1）中的最简与或式，利用对照法，用一片74LS153
实现函数B1和B0；再选择一片74LS153连接成8选1数据选择器，利用对照法，确定数据选择器的连接，实现函数B3；参考以上求解方法，实现函数B2。
ww课w.后ha答ck案sh网p. cn
∑m(5,6,7,8,9)=∑m(1,2,3,4,9)=∑m(0,3,4,7,8)=∑m(0,2,4,6,8)
课后答案网（http://www.khdaw.com）
74LS153数据选择器输出：
F1=A1A0D10+A1A0D11+A1A0D12+A1A0D13F2=A1A0D20+A1A0D21+A1A0D22+A1A0D23
函数B1和B0逻辑式为：
B1=
A1A0+A1A0B0=A0
D21=0，D22=1，D23=074LS153连接成8选1数据选择器的输出：
课后答案网（http://www.khdaw.com）
F=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7
74LS153的扩展电路如图习题3.14（b）所示。变换函数B3和B2的逻辑式：B3=A3+A2A0+A2A1
=A3+A2A1A0+A2A1A0+A2A1A0
=A3A2A1A0+A3A2A1A0+A3A2A1A0+A3A2A1A0+A3A2A1A0+A2A1A0+A2A1A0+A2A1A0
B2=A2A1A0+A2A0+A2A1
=A2A1A0+A2A1A0+A2A1A0+A2A1A0
（2）F(A,B,C)=∑m(0,2,4,5,6,7)；
（3）F(A,B,C,D)=∑m(0,1,3,5,6,8,9,11,12,13)；
（4）F(A,B,C,D)=∑m(0,1,3,5,10,13,14)+∑d(9,11,15)。
解：题目给出的函数最多为4变量函数，而4选1数据选择器适于实现3变量以下的逻辑函数，若需实现4变量函数，可以采用先扩展，再实现函数的方法。8选1数据选择器适于实现4变量以下的逻辑函数。
4选1数据选择器74153函数式为：
F1=A1A0D10+A1A0D11+A1A0D12+A1A0D13
4选1数据选择器74153扩展为8选1数据选择器以及8选1数据选择器74151函数式为：
F=210D0+21A010D4+A21A0D5+A2A10D6+A2A1A0D7
（1）实现函数F(A,B,C)C+ABC
用4选1数据选择器A1=A，
A0=B，D0=D1=C，D2=C，用8选1数据选择器A，A1=B，A0=C，D1=D3=D4=D6=D7=1，D0=D2=D5=0（2）实现函数F(A,B,C)C+AB⋅C+ABC+ABC+ABC用4选174153实现设计，令A1=A，A0=B，D0=D1=C，D2=D3=1，电路如习题图3.17（c）所示。
课w.后ha答ck案sh网p. cn
利用对照法，令D0=D1=D2=D3=D4=A3，D5=D6=D7=1，则F=B3。
选择另一8选1数据选择器，利用对照法，令D0=D5=D6=D7=0，D1=D2=D3=D4=1，，则F=B2。
用74LS153数据选择器实现的电路如习题图3.14（c）所示。习题3.17分别用4选1集成电路74153和8选1集成电路74151实现下列函数。
（1）F(A,B,C)=∑m(1,3,4,6,7)；
p.
用8
D4=D5=D6=D7=1，D1=D3=0（3F=AABCD+ABCD+ABCD
=A首先将4选1数据选择器74153，扩展为8选1数据选择器，令A2=A，A1=B，A0=C，
D0=D4=D6=1，D1=D2=D5=D，D3=D，D7=0，电路如习题图3.17（e）所示。
用8选1数据选择器74151的连接方式与习题图3.17（e）所示完全相同，A2=A，A1=B，
A0=C，D0=D4=D6=1，D1=D2=D5=D，D3=D，D7=0，电路如习题图3.17（f）所示。（4）实现函数
F(A,B,C,D)=∑m(0,1,3,5,10,13,14)+∑d(9,11,15)
=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+(ABCD+ABCD)=ABC+ABCD+ABCD+ABC+ABCD+ABC
参考（3）的设计过程，令A2=A，A1=B，A0=C，D0=D5=D7=1，D1=D2=D6=D，D3=D4=0，用74153和74151实现的电路如习题图3.17（g）和（h）所示。
习题3.18组合电路的逻辑框图如习题图3.18所示。试分析输出F3F2F1F0与B3B2B1B0
的关系。
课w.hac习题图
解：图中使用的是8选1数据选择器，其函数表达式为：
F=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7
图中的地址信号连接如下：A2=B2,A1=B1,A0=B0。
，D5=D6=D7=0，将出
3B2B1+B3B2B1B0
课后答案网（http://www.khdaw.com）
[**************]
[**************]
[**************]
[**************]
[**************]
[**************]
[**************]
[**************]
cn
习题3.19用8选1数据选择器设计一个组合逻辑电路。该电路有3个输入逻辑变量A、B、C和1个工作状态控制变量M。当M=0时电路实现“意见一致”功能（A、B、C状态一致时输出为1，否则输出为0），而M=1时电路实现“多数表决”功能，即输出与A、B、C中多数的状态一致。
解：（1）根据题意设输入变量为MABC，设输出变量F。
（2）根据题目对输入、输出变量提出的要求，列写真值表如习题3.19表所示。
F8FA0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7
4=D5=D6=M，D7=1，D1=D2=
D3=0（
课后答案网（http://www.khdaw.com）
第四章时序逻辑电路
第一节重点与难点
一、重点：
1.触发器的特点及分析在数字系统设计中，触发器是一个重要的元件，因为它是组成各种时序电路的基本单元，也是分析设计时序电路的基础。
2.触发器逻辑功能的分类及其优缺点
按照逻辑功能的不同，触发器分为RS、JK、D触发器等，通过分析各类触发器的优缺点，深入了解、掌握并灵活应用各类触发器。
3.触发器功能描述
要求能用特征表、激励表、特征方程及状态转换图描述和分析触发器的功能。分析边沿结构触发器和主从结构触发器的电路结构，掌握各种触发器的逻辑功能。
4.时序逻辑电路的概念
时序逻辑电路的次态由电路的输入信号和电路的初态共同决定。同组合逻辑电路相比，时序逻辑电路的电路结构、逻辑功能以及描述方法的不同。
5.同步时序电路的设计
时序逻辑电路在数字系统中起着非常重要的作用，熟练地设计出符合要求的电路，是数字电子技术学习的目标之一。现代电子系统的集成度越来越高，功能越来越强，系统设计者必须具有同步时序电路设计的基础。
6.异步时序电路的分析
分析电路的能力是数字电子技术课程学习的重要内容之一，无论是同步时序电路，还是异步时序电路，分析方法是灵活的，可以按照分析步骤一步一步进行，也可根据实际情况省去其中的一步或几步。
二、难点：
1.正确理解触发器的电路结构及逻辑功能
电路结构以维持阻塞和主从结构为代表，逻辑功能以D和JK触发器为代表。2.根据输入波形画触发器的输出波形
触发器输出波形分析时应注意以下几个问题。（1）异步置位信号和异步复位信号这些信号多为低（2）时钟信号（CP）
（3）触发器的激励信号
3.小规模集成电路，同时也是4.异步时序电路的分析与设计
异步时序电路的分析与设计虽然不是课程的重点，但是还是应该建立异步时序电路的分
ww课w.后ha答ck案sh网p. cn
课后答案网（http://www.khdaw.com）
析与设计的概念，全面了解时序电路。
三、考核题型与考核重点
1.概念与简答
题型1为填空、判断和选择；题型2为叙述基本概念与特点。建议分配的分数为3～6分。2．分析与设计
题型1为根据组合和时序混合的综合电路，分析得出状态转换图或时序图，描述其功能；题型2为根据给定的逻辑功能，设计出符合要求的时序电路。建议分配的分数为8～12分。
第二节思考题题解
题4.1与非门构成的基本RS触发器，在什么情况下，触发器出现不定状态？
答：与非门构成的基本RS触发器，在D=D=0的情况下，触发器出现不定状态。题4.2下降沿触发的主从触发器，相对于时钟信号而言输入激励信号在什么时刻前加入，输出信号能获得稳定的输出？
答：下降沿触发的主从触发器，相对于时钟信号CP而言输入激励信号在CP上升沿到来之前加入，且一直保持到CP下降沿到来之后，输出信号才能获得稳定的输出。
题4.3边沿触发器与主从触发器比较，具有哪些主要优点？
答：边沿触发器与主从触发器比较，具有较强的抗干扰能力，可靠性高。边沿触发器只要求激励信号在时钟触发边沿的前后几个延迟时间内保持不变，触发器就可以稳定地工作。
题4.4如果按照电路结构分类，触发器可以分为哪几类？
答：如果按照电路结构分类，触发器可以分为基本RS、同步RS、主从触发器、边沿触发器等几类。
题4.5为什么RS触发器具有约束条件？
答：因为当RS触发器的激励信号同时从有效变为无效时，触发器的状态不能确定，所以对RS
题4.6如何利用JK答：令JK题4.7如何利用D答：令DJK触发器的逻辑功能。题4.8题4.9答：而组合逻辑电路不能记题4.10答：所有触发器的状态同时发生变化；而异步时序电路没有统一的时钟脉冲，触发器的状态变化有先有后。
题4.11描述时序电路逻辑功能的方法有哪几种？它们之间有何种关系？
课w.后ha答ck案sh网p. cn
课后答案网（http://www.khdaw.com）
答：描述时序电路逻辑功能的方法有状态转换图、状态转换表和时序图等，它们之间可以互相转换。
题4.12状态转换表和状态转换图是如何构成的？答：状态转换表用表格的方式表示输入与状态转换之间的关系。用图形方式表示输入与状态转换之间的关系，即状态转换图，简称状态图。
状态转换表由几列数据组成：输入信号、现态、次态和输出。首先将触发器的输入以及现态的全部组合列入表内，再将输入和现态的取值代入状态方程，求出触发器的次态；带入输出方程，求时序电路的输出，将次态与输出填入表内构成状态表。
状态转换图由以下方法构成：圆圈内填写状态的具体取值，状态转换的方向用带箭头的弧线表示，箭尾表示初态，箭头指向次态，弧线旁注明状态转换时输入信号的要求，状态转换图可以更加形象地描述时序电路的状态转换过程。
题4.13时序逻辑电路的分析步骤大致分为哪几步？答：同步时序电路的分析步骤大致分为：
1.根据给定的同步时序电路列写输出方程、各触发器的驱动方程。
2.将触发器的驱动方程代入对应触发器的特征方程，求时序电路的状态方程。
3.根据时序电路的输出方程和状态方程，计算时序电路的状态转换表、画出状态转换图或时序图。描述时序电路状态转换的方式可以是这三种形式中的任何一种。
4.根据上述分析结果，用文字描述给定同步时序电路的逻辑功能。题4.14异步时序电路与同步时序电路比较，分析方法有哪些不同？答：同步时序电路有统一的时钟信号，在时钟脉冲作用下电路中所有触发器状态同时改变，因此触发器的次态由激励信号和现态决定。由于异步时序电路没有统一的时钟信号，分析异步时序电路时，首先要看各触发器的时钟信号是否有效，当时钟信号有效时，再由激励信号和现态计算触发器次态的变化。
题4.15同步时序电路的设计步骤大致分为哪几步？答：设计同步时序电路的步骤大致分为以下几步：1.根据给定的逻辑功能建立原始状态转换图分析给定的逻辑问题，定义输入变量、输出变量以及电路的状态。根据实际的逻辑问题，分析每一种输入信号情况下的状态变化和相应的输出，构成原始状态转换图或状态转换表。
2.状态化简
原始状态转换图不一定是最简状态转换图，可能包含多余的状态，需要进行状态的化简，求出最小化的状态转换图或状态转换表。
3.状态编码
4.选择触发器
5.画逻辑电路图6.画全状态转换图
画全状态转换图，检查是否题4.16答：（1）在相同的输入条件下具有相同的输出；（2）在相 ww课w.后ha答ck案sh网p. cn
第二节习题题解
习题4.1与非门组成的基本RS触发器，当在 RD和 SD端加习题4.1图（a）和（b）所示波形时，试分别绘出Q的波形，设触发器的初态为0。
解：根据与非门组成的基本RS触发器特征表以及输入信号波形，画出Q的波形如习题4.1图（c）和（d）所示。
习题4.3习题4.3图（a）是一个锁存器逻辑图，D是输入信号，CP是锁存命令，若CP和D的波形如习题4.3图（b）所示，试绘出Q及 Q的波形。
后答k案shp.c
解：分析习题4.3图（a）所示的锁存器逻辑图，当锁存命令CP=1，输入信号D被封锁，锁存器的输出状态保持不变；当锁存命令CP=0，锁存器输出=，Q=D；当锁存命令
CP出现上升沿，输入信号D被封锁。
根据上述分析，画出锁存器输出Q及 Q的波形如习题4.3图（c）所示。
习题4.4习题图4.4是作用于某主从JK触发器CP、J、K、 D及 SD端的信号波形图，试绘出Q端的波形图。
且为低有效。只有当RD=SD=1解：主从JK触发器的 RD、 SD端为异步清零和复位端，
时，在CP下降沿的作用下，J、K决定输出Q状态的变化。Q端的波形如习题4.4图所示。
习题4.5习题4.5图（a）是由一个主从JK触发器及三个非门构成的“冲息电路”，习题4.5图（b）是时钟CP的波形，假定触发器及各个门的平均延迟时间都是10ns，试绘出输出F的波形。
解：
=1时，在CPF=Q。R0时，经过10ns，状态Q=0。根据上述对电路功能的分析，得到Q和F的波形如D=
课.后ha答ck案sh网p. cn
习题4.5图（c）所示。
习题4.6习题4.6图（a）是一个1检出电路，图（b）是CP及J端的输入波形图，试绘出 RD端及Q端的波形图（注：触发器是主从触发器，分析时序逻辑图时，要注意CP=1时主触发器的存储作用）。
解：分析习题4.6图（a）的电路连接：SD=1,4.6图（b）所示CP及J端信号波形。
（1）CP=1时，设Q端初态为0，则RD=1。J信号出现一次1信号，即一次变化的干扰，且K=0，此时Q端状态不会改变；
（2）CP下降沿到来，Q端状态变为1，RD=CP，此时CP=0，异步清零信号无效；（3）CP出现上升沿，产生异步清零信号，使Q由1变为0，在很短的时间里D又恢复到1；
（4）同理，在第2个CP=1期间，由于J信号出现1信号，在CP下降沿以及上升沿、（3）过程的分析相同，其波形如习题4.6图（c）到来后，电路Q端和 RD端的变化与（2）所示。
结论：该电路可以实现1信号的检出功能。
习题4.7习题4.7图（a）是用主从JK触发器构成的信号检测电路，用来检测CP高电平期间uI是否有输入脉冲，若CP、uI电压如习题4.7图（b）所示，试画出输出电压uO的波形。
解：分析习题4.7图（a）的电路连接：K=1,
课w.后ha答ck案sh网p. cn
K=0,
RD=CP⋅Q；分段分析习题
J=uI,RD=CP⋅uO,uO=Q；分段
分析习题4.7图（b）给定的信号波形。
（1）CP=1时，设Q端初态为0，则RD=1。uI信号出现一次1信号，即一次变化的干扰，且K=1，此时Q端状态不变；
（2）CP下降沿到来，Q端状态由0变为1，RD=CP，此时CP=0，异步清零信号无效；
（3）CP出现上升沿，异步清零信号有效，使Q端由1变为0，当Q变为0后， RD
又恢复为1；
（4）同理，在以后的CP=1期间，uI信号出现一次1信号，在CP下降沿以及上升沿到来后，电路Q端和 RD端的变化与（2）、（3）过程的分析相同，其波形如习题4.7图（c）所示。
习题4.8习题4.8图（a）是由一个维持阻塞D触发器及一个边沿JK触发器构成的电路，图（b）是输入信号，试绘出Q1及Q2的波形。
解：分析习题4.8图（a）的电路连接：该电路是同步电路，由D触发器和JK触发器组成，D触发器的D端接外部输入信号，JK触发器J端与D触发器的Q端相连，且K=1。
习题4.9试利用触发器的特征方程式写出习题4.9图（a）、（b）、（c）中各触发器次态输出Qn+1与现态Qn和A、B之间的逻辑函数式。
输出波形分析如习题4.8图（c）所示。
案h网p. cn
解：习题4.9图（a）由D触发器组成，D触发器的特征方程为：Qn+1=D，根据电路连接D=AQn，将D代入特征方程，因此触发器次态Qn+1与现态Qn和A之间的逻辑函数式为：
Qn+1=n
习题4.9图（b）由JK触发器组成，JK触发器的特征方程为：Qn+1=Jn+n，根据电路连接J=K=A⊕B，将J、K代入特征方程，因此触发器次态输出Qn+1与现态Qn和A、B之间的逻辑函数式为：
Qn+1=(A⊕B)n+n
习题4.9图（c）由D触发器组成，根据电路连接D=BQn⋅AQn，将D代入特征方程，
习题4.11已知电路如习题4.11图（a）所示，若CP及A波形如题图（b）所示，各触发器初态为0，试画出各触发器输出端Q1和Q2的波形。
w.案sh网p. cn
Qn+1=BQn⋅AQn=BQn+AQn
因此触发器次态输出Qn+1与现态Qn和A、B之间的逻辑函数式为：
课后答案网（http://www.khdaw.com）
解：根据逻辑电路列写下列方程：⎧⎪D1=X
驱动方程：⎨
⎪⎩J2=XQ1
K2=XQ1
⎧⎪Q1n+1=X
状态方程：⎨
⎪⎩Q2n+1=XQ1Q2+XQ1Q2
根据状态方程，求出状态转换表如习题4.14表所示。
ww课w.后ha答ck案sh网p. cn
习题4.14表
初00110011
状态转换表
输
入
态01010101
次
态
XQ2nQ1nQ2n+1
00111001
Q1n+1
00001111
00001111
由习题4.14表画出状态转换图如习题4.14图（b）所示。电路记录了输入1010序列。习题4.21设计一个串行检测器，要求连续输入3个或3个以上的１时，电路输出为１，否则输出为0，要求采用JK触发器实现。用VHDL实现上述功能的行为描述。
解：根据设计要求，电路应有一个输入信号X和一个输出信号Z。该时序电路只有一个输入，所以每个现态可能有两个转移方向。
设电路的初态为A，若输入X为0X为1，意味着出现了需要识别111B0。状态B表示有一个代码1输入。
若电路处于状态B，输入X，输出Z为0；若输入X为1，表示出现了111序列的第二位代码C，输出为0。状态C表示连续两个1输入。
若电路处于状态C，输入
A，输出Z为0；若输入X为1，表示出现了111C，输出为1。状态C表示连续三个或三个以上1输入。
4.21表（a）所示。表中X为输入，Sn为现态，Sn+1为次态，为输出。
习题4.21表（a）
原始状态转换表
课后答案网（http://www.khdaw.com）
SnX
01
AA/0B/0
Sn+1/Z
BA/0C/0
CA/0C/1
用两位状态编码Q1Q0的取值00、01、11分别代表A、B和C三个状态，得到习题4.21表（b）的状态转换表。
表4.21（b）
状态转换表0100/011/0
1100/011/1
10××
SnX
01
0000/001/0
Sn+1\Z
根据状态转换表画出次态及输出卡诺图，如习题4.21图（a）所示，卡诺图化简后，求状态方程和输出方程：
根据状态方程以及题目规定使用的JK触发器，求触发器的驱动方程：
⎧J1=K1=XQ0⎨
⎩J0=K0=X
最后，根据驱动方程和输出方程画出逻辑图如习题4.21图（b）所示。
第五章常用时序集成电路模块及其应用
第一节
一、重点：
二、难点：
1．2．三、考核题型与考核重点
ww课w.后ha答ck案sh网p. cn
Q1n+1=XQ0Z=XQ1
,
Q0n+1=X
课后答案网（http://www.khdaw.com）
1．概念与简答
题型为填空、判断和选择。建议分配的分数为3～6分。2．综合与设计
题型1为设计大于M=16的任意模计数器；
题型2为各种计数器、移位寄存器和中规模组合电路综合运用的分析和设计。建议分配的分数为10～20分。
第二节思考题题解
题5.1在使用某个中规模时序模块前，需要了解哪些内容？
答：需要了解该时序模块的时钟、清零方式、置位方式、使能情况、移位或计数情况等。
题5.2一个512位移位寄存器用作延迟线，若时钟脉冲频率为4MHz，问数据通过该移位寄存器被延迟了多少时间？
答：数据要经过512个时钟脉冲才能通过该移位寄存器，所以数据通过该寄存器被延迟了128us。
题5.3在四则运算中，移位寄存器可完成哪几种运算？
答：每向左或向右移动一位，则可实现乘2或除2功能，所以移位寄存器可完成乘除两种运算。
题5.4同步清零和异步清零，同步置数和异步置数的区别是什么？
答：同步清零指在清零信号有效的条件下，需等到下一个时钟脉冲到来计数器才清零。异步清零是只要清零信号有效则即刻清零。同步置数指置数方式下，下一个时钟脉冲到来时，输出端反映输入端数据的状态。异步置数指只要置数信号到来，计数器立即置数，无需等下一个时钟脉冲到来。
题5.5TTL集成电路74161与74163有什么不同，如果写出74163的VHDL程序，怎样修改74161的VHDL程序?
答：74161与74163唯一的不同是复位方式不同，若写出74163的VHDL程序,只需在74161的VHDL程序基础上，加上判断时钟的到来即可。如：IFCP=‘1’ANDCP′EVENT。
题5.6?
题5.7?
态来反映计数值。例关系。
题5.8试考虑有一个和一个4线-16线译码器设计一个4位12比特序列码发生器。
答：12进制计数器。再将74161的4个触发器输出端Q3Q2Q1Q0
接在4线-164个地址输入端A3A2A1A0。4线-16线译码器的输出配备四个多扇入的与门或与非门可以完成四个不同的逻辑函数，实际上也是4位12比特序列
ww课w.后ha答ck案sh网p. cn
码发生器。
题5.9当设计两个1位十进制数相加，其和也是1位十进制数，并且显示七段发光管只有一个，你可能用到几个书中介绍的中规模时序模块？
答：有两种方法：一种方法是用无记忆的组合电路，另一种方法是用时序电路。（1）将十进制的加数和被加数输入到8线-3线编码器，其输出为两个4位二进制数。将这两个4位二进制数送到4位二进制加法器的输入，其输出则为和，再通过显示译码器送到显示七段发光管。这样的设计无记忆，只要将输入的加数和被加数按键放松，输出就不再显示和。共用到中规模组合电路5块。
（2）第一次通过8线-3线编码器先输入被加数，用计数器记住第一次按键，并启动第一个寄存器，存入4位二进制加法器的输入端。第二次通过8线-3线编码器输入加数，用计数器记住第二次按键，并启动第二个寄存器，存入4位二进制加法器的另一个输入端。同时启动加法器，将和通过显示译码器送到显示七段发光管。这样的设计有记忆，用到了计数器和寄存器，输出显示两位十进制的和。共用到中规模组合电路7块。
题5.10在设计某些时序电路(例如计数器、移位寄存器连接的计数器)时，会由于种种原因落入非工作状态，你应该如何考虑电路设计方案？
答：（1）设置正确的复位信息；
（2）设置正确的预置信息；
（3）分析非工作状态，使其在有限个脉冲作用下进入工作状态。
习题5.1习题5.1图为一片4位二进制同步计数器（74161或74163），试分析下列各种连接图，可构成模几计数器，并写出态序表。
答k案sh网p. cn
第三节习题题解
上的CT=0说明低电平有效的异步清零，并观察外部给的高电平，可知清零无效。
习题5.1图电路的反馈信号反馈到符号控制框上的M1和M2，低电平有效的M1是关联到时序块的数据输入端。当M1有效时，且CP时钟到来时，时序块的数据输入端的数据送到触发器的输出端。当M2有效时计数器按二进制计数。
以下按（2）的原则分析习题5.1图。习题5.1图（a）、（b）、（c）的态序表如习题5.1图（c）为模14计数器（M=14）。
习题5.2习题5.2图为一片4位二进制同步计数器（74161或74163），连成下面电路，试问可构成模几计数器，并写出态序表。
解：分析习题5.2图的方法和习题5.1图大致相同，所不同的是反馈到工作模式的信号不是由触发器的输出经组合电路反馈，而是从进位位经过非门反馈。属于后N种状态计数的预置方法，其状态态序表如习题5.2表所示，可以看出M=12。
后答ckshp.习题
课后答案网（http://www.khdaw.com）
解：分析习题
5.4图的方法和习题5.3图大致相同。所不同的是当
G3
无效时计数器按二进制计数，G2端接高电平，G1接时钟时，为加计数功能。当计数到“1111”时，输出为低电平。其输出反馈到G3，并重新预置开始新的循环。分析习题5.4图，得态序表如习题5.4表所示，从态序表可以看出M=12。
习题5.13在74194构成并行-串行转换器中，如果要实现8位转换，则增加1位触发器后，线路应作何变化？
解：8D触发器的端产生的标志码加到74194第(1)现时,在第一个时钟脉冲CP8位并行输入数据被74194接
)。当第二个时钟脉冲CP收,D触发器的为0，
来到时,D触发器的变成1,74194第(1)片的Q0端,输入代码D7,标志码移入74194第(2)片的Q2端,74194习题5.14N为多少？解：习题1表(a)所示，由态序表看出是4分频器。图（）片）45,J=2=Q3，作态序表如习题5.14表(b)分频器。
课后答案网（http://www.khdaw.com）
第七章D/A转换器和A/D转换器
第一节
一、重点：
1．理解A/D转换器和D/A2．熟练掌握各种A/D二、难点：
1．A/D1．概念与简答
ww课w.后hac
课后答案网（http://www.khdaw.com）
题型为填空、判断和选择；分配的分数为2～4分。2．综合与设计
第二节思考题题解
题7.1D/A转换器的精度与线性的区别是什么?
答：D/A转换器的线性是指任何两个数码所对应的输出模拟量之差是相同的，这个差值就是一个LSB，而D/A转换器的精度是一个用相对误差来说明的一个技术参数。
题7.2取样保持电路有什么作用？不经过取样—保持,直接进行转换是否可以?为什么?答：取样－保持电路能使输入A/D转换器的信号在一次转换时间内保持不变。若不经过取样－保持电路，在转换过程中，输入信号如果发生变化，会增加转换误差。
题7.3D/A转换器输出的是模拟量，但即是连续变化的模拟量，为什么不能取得任意值？如何理解“连续变化的量称为模拟量”这一说法？
化的量称为模拟量”是指模拟量可以在一定范围内取任意值，所以D/A转换器输出的“模拟量”和我们定义的模拟量是有区别的。
答：D/A转换器的输入数字量D不是连续的，所以不可能得到任意的模拟值。“连续变
题7.4实现D/A和A/D转换，都需要一个模拟参考量R，使得
但为什么后一个关系式是近似等于？可能是无穷小。
答：因为在进行A/D转化时，会带来量化误差，而且是不可消除的，因为量化单位不题7.5什么是标称满量程？标称满量程与分辨力是什么关系？分辨率。
答：满量程指能输出的最大模拟信号（D/A）。满量程Amax=RLSB(2n－1)，n为转换器的题7.6在A/D转换中，哪些误差不能消除？既然存在不能消除的误差，数字系统的精度是否低于模拟系统?
答：在A/D低，而恰恰相反，A/D使得数据处理题7.7在A/D进题7.8A/D转换器和D/A转换器的转换误答：不论对于A/D转换器来说，其转换误差的来源都是多方面LSB所对应的模拟量。
题7.9权电阻型和R-2R网络型D/A转换器哪个精度高？为什么？
答：与权电阻型D/A转换器相比，R-2R型D/A转换器精度更高，因为在R-2R型电阻
ww课w.后ha答ck案sh网p. cn
A=DR和D≈
AR
网络中只有R、2R两种阻值，从而克服了权电阻网络阻值多、阻值差别大的缺点。
题7.10A/D转换器和D/A转换器中可能有几个“地”（参考点）？考虑这个问题的出发点是什么？
答：主要是尽量避免数字信号和模拟信号的相互干扰。
题7.11并行比较型A/D转换器中的分压电阻是否相等，为什么？
答：举8位A/D转换器为例，分压电阻有两种阻值，6个电阻值为R的电阻将其分为6，另两个电阻分为两段间隔（1/14UREF），从而保证输入电压在整个0～UREF段间隔（1/7UREF）内变化时，最大量化误差都是一样的。
题7.12逐次比较型A/D转换器工作时，为什么先取最高数字位？根据是什么？答：逐次比较型A/D转换器是一种逐位逼近型转换器，先取最高数字位给出最大电压砝码，经过D/A转换后和输入电压进行比较，若输入电压大，则再加上次大砝码，若小，则换成次大砝码，逐次逼近。
题7.13如何合理选用A/D转换器和D/A转换器的产品？通常需要考虑的因素有哪些？答：通常要考虑转换器的精度、转换器的转换速度、转换器的功能等。
答：通常的解决方法是在A/D转换电路前设计取样—保持（S/H）电路，使输入A/D转换器的信号在一次转换时间内保持不变。
题7.14如果在A/D转换期间输入信号发生变化，可以在电路上采取什么措施？
习题7.1一个8位D/A转换器的最小输出电压增量为0.04V，若输入数字为11001001，输出电压是多少？×193=7.72V。
习题7.2
解：最小电压增量为0.04V，数字量给定的间隔是(11001001)2=193，则输出电压uO=0.04
如习题7.2图所示R-2R网络型D/A转换器，UREF=10V，R=10kΩ，Rf=10kΩ。
试求当输入数字量为0FDH时uo之值。
课w.后ha答ck案sh网p. cn
第二节习题题解
URf
D=0FDH，uO=－iRf=−REF
2nR
URf
＝−REF
210R
＝－2.47V
习题7.9一个由3位半十进制双积分型A/D转换器构成的数字电压表，标称满量程为2.000V，时钟频率fcp=20kHz，参考电压UREF=±5V，试求：
（1）此A/D转换器的转换速率；
（2）输入1.2V模拟电压时的输出数字。
答：该数字电压表为3位半十进制型，所以计数器计数总容量N=1000。
90
Di2i ∑i
=07
n−1
∑(1×2
+1×26+1×25+1×24+1×23+1×22+1×20),
（1）T1=N·TCP完成一次转换所需要的最大时间
Tmax=2T1=2×
120×103
×2000=0.2s。
（2）当输入电压为1.2V时，电压表输出的数字为1200。
习题7.10双积分型A/D转换器如习题7.10图所示。
（1）若输入电压UImax=2V，要求分辨力≤0.1V，则二进制计数器计数总容量N应大于多少？
（2）计数器需要多少位？求积分时间常数RC之值。
（3）若时钟脉冲频率fCP=200kHz，|uI|=2V＜|UREF|，积分器最大输出电压Uomax=-5V，
答：（1
（2）位二进制计数器。（3后答ck案sh网p. cn
即N=
1.2
×2000=12002
课后答案网（http://www.khdaw.com）
uO1=−
uI
T1RC
T1时刻为运放反馈电容充电到最大值，此时，T1＝2nTCP，uO1=UOmax。所以
UI
Uomax=-2nTCPRC即
RC=-U=-
UI
Omax
2nTCP
2
×32×0.005=0.064(ms)。−5
一、重点：
1.脉冲产生与整形电路的工作原理
施密特触发器、单稳态触发器和多谐振荡器典型电路的工作原理、波形分析、电路参数与性能的定性分析。
2.555定时器
555定时器的基本结构、引脚功能、典型应用。3.脉冲电路的分析方法
无论脉冲电路的具体结构如何，凡是含有RC元件的脉冲电路，分析的关键都是电容的二、难点：
分析方法，另外，对输出信号状态的影响。
三、考核题型与考核重点
1.概念与简答
题型1题型2～4分。2.题型1根据已知脉冲电路，分析其工作原理，画出电路中各关键点的信号波形以及输出
ww课w.后ha答ck案sh网p. cn
第一节
重点与难点
第八章脉冲产生与整形