数字电路-09
组合逻辑电路冒险现象遇见的研究实验
一． 实验目的
1. 了解组合逻辑电路竞争冒险现象。
2. 掌握用实验手段消除竞争冒险对电路的影响。
二． 实验原理
通常组合逻辑电路的设计是在理想状态下进行的，忽略了电路中的导线及集成门的延迟时间。由于逻辑门传输延迟时间存在，实际电路中的各信号因传输路径不同，到达某一逻辑器件输入端的时间可能有先后之分，称为信号的“竞争”。在输入信号变化瞬间，由于“竞争”造成输出信号出现不符合逻辑功能的尖峰脉冲，称为组合逻辑电路的“冒险”现象。图9-1为冒险现象的例子。
图9-1 由于信号延迟产生的尖峰脉冲
本实验仅讨论组合逻辑电路的静态冒险现象，判断一个组合逻辑电路是否会发生静态逻辑冒险的方法有两种。
1. 代数法
若输入变量A 和A 通过不同的途径传输到同一逻辑门的输入端，那么当信号A 发生变化时，该逻辑门的输出端有可能产生静态逻辑冒险。所以，如果某逻辑函数的输出Z 在其他输入信号一定的条件下呈Z =A +A 或Z =A A 的形式。就可确定Z 在信号A 发生突变时会产生静态逻辑冒险。
该判断法有着一定的局限性，因为大多数情况下输入变量都存在两个以上同时改变状态的可能性，这样就难以从逻辑函数式上判断出所有产生竞争—冒险的情况。
2. 卡诺图法
由于函数表达式中的一个与（或）项对应了卡诺图中函数值为“1”（“0”）的一个合并圈，各合并圈的关系是与（或）项相或（与）。当两个圈相切时，至少有一个输入变量取值不同。所以，若卡诺图中有圈相切，且相切的卡诺图格又没有同时被另一个圈包含，则当变量组合在相切方格之间变化时，可能出现输出Z =A +A 或Z =A A 的形式，从而产生冒险现象。
冒险是组合逻辑电路工作状态转换过程中经常出现的一种现象。如果负载是一些对尖峰脉冲敏感的电路（如时序电路），就会对其造成误动作，从而直接影响数字设备的稳定性和可靠性，因此，必须采取措施消除之。如果负载电路对尖峰脉冲不敏感（如负载为光电显示器件），就不必考虑这个问题。
消除组合逻辑电路中竞争―冒险的常用方法有：输出加滤波电容、修改逻辑设计、引入取样脉冲。
1. 输出加滤波电容
由于尖峰脉冲很窄（多在几十纳秒内），所以只要在组合电路输出端加一个几十至几百皮法的滤波电容，就可以把尖峰脉冲的幅度削弱至门电路的阈值电压之下。
2. 修改逻辑设计
（1） 增加多余项法 通过F =AB +A C +BC ，增加多余项BC ，来消除由于A 变化而引起的逻辑冒险。
（2） 卡诺图法 如前所述，当逻辑函数对应的卡诺图中存在相切圈且相切的卡诺图格又没有同时被另一个圈包含时，可能存在冒险现象。但如果相切格同时被另一个合并圈包含，可以分析函数不会出现Z =A +A 或Z =A A 的形式。所以只要在卡诺图中的相切圈上增加一个包含原取值不同的变量全部值的圈，就可以消除因该变量变化引起的竞争冒险现象。
3. 引入取样脉冲
根据静态冒险产生的原因可以分析，冒险现象仅发生在输入信号变化转换的瞬间。在稳定状态是不可能出现冒险信号的。因此，采用取样脉冲，禁止输出信号在输入信号转换瞬间变化，当输入信号稳定后允许输出根据新的输入转换，就可有效地避免各种冒险现象的发生。
上面介绍的三种消除组合逻辑电路尖峰脉冲的方法各有特点：接人滤波电容方法简单，但输出电压的波形随之变差，只适用于对输出波形的前、后沿无严格要求的场合。增加多余项法的适用范围有限，仅能改变如F =AB +A C +BC 函数中，当B = C =“1”时，由A 信号变化所引起的逻辑冒险。引入取样脉冲方法简单，而且不需增加电路元件，但使用这种方法时必须设法得到一个与输入信号同步的选通脉冲，且对该脉冲的宽度和使用时间有严格规定。
组合逻辑电路的冒险现象是一个重要实际问题。当设计出一个组合电路后，首先要进行静态测试，按真值表验证其电路的逻辑功能。再进行动态测试，观察电路是否存在竞争冒险现象，使设计出来的组合逻辑电路达到最佳。
三． 实验参考电路图
图9-2 冒险想象研究实现电原理图
四． 实验预习要求
1. 如何根据函数表达式或函数卡诺图分析和判断组合逻辑电路是否存在冒
险？ 如何估算冒险现象所产生的尖峰脉冲宽度？冒险现象如何防止？
2. 按实验要求设计出逻辑电路，并分析自己设计的逻辑电路是否可能产生冒险现象， 并设计出测试方法和消除方法。
五． 实验内容及步骤
1. 用门电路实现函数表达式F =A B C +A B D +B C
（1）判断在哪些输入信号组合变化条件下存在冒险现象。
（2）用修改逻辑设计，消除竞争冒险现象。画出修改后的逻辑电路图。
2. 连接图9-2所示的组合逻辑电路：
（1）输入端A 施加f =500kHz 的方波信号，用示波器记录输入和输出的工作波形，改变B ，C 状态，观察电路的冒险现象。此时电路出现的尖峰脉冲宽度是t pd 的几倍？
（2）用滤波法消除电路中的冒险现象，并通过实验进行验证。
注意 观察冒险现象时，要在输入端施加一个较高频率的信号；在消除冒险现象时，尽可能少变动原来的电路。
六． 实验设备和器材
名称 数量 型号
1. 双踪示波器 1台 学校自备
2. 函数信号发生器 1台 学校自备
3. 直流电源 1台 5V
4. 适配器 1只 SD128B
5. 14芯IC 插座 3只 SD143
6. 电容模块 1只 SD151
7. 集成芯片 若干 74LS00 74LS01 74LS32
8. 连接导线 若干 P2
9. 实验用6孔插件方板 297mm ×300mm
七． 实验思考题
1. 实验中的冒险现象是属于什么类型的冒险？
2. 用并联电容来抑制冒险现象时，若电容大于0.1μF ，电路可能会出现什么不良现 象？
3. 在观察冒险现象时，为什么要求输入端施加一个频率较高的信号？
4. 比较几种消除尖峰脉冲方法的优缺点。
5. 分析实验电路中出现干扰脉冲的原因。
八． 实验报告要求
1. 画出组合逻辑电路冒险现象的工作波形，以及消除冒险现象后的工作波形。
2. 记录检测结果，并进行总结分析。
数字电路-09
组合逻辑电路冒险现象遇见的研究实验
一． 实验目的
1. 了解组合逻辑电路竞争冒险现象。
2. 掌握用实验手段消除竞争冒险对电路的影响。
二． 实验原理
通常组合逻辑电路的设计是在理想状态下进行的，忽略了电路中的导线及集成门的延迟时间。由于逻辑门传输延迟时间存在，实际电路中的各信号因传输路径不同，到达某一逻辑器件输入端的时间可能有先后之分，称为信号的“竞争”。在输入信号变化瞬间，由于“竞争”造成输出信号出现不符合逻辑功能的尖峰脉冲，称为组合逻辑电路的“冒险”现象。图9-1为冒险现象的例子。
图9-1 由于信号延迟产生的尖峰脉冲
本实验仅讨论组合逻辑电路的静态冒险现象，判断一个组合逻辑电路是否会发生静态逻辑冒险的方法有两种。
1. 代数法
若输入变量A 和A 通过不同的途径传输到同一逻辑门的输入端，那么当信号A 发生变化时，该逻辑门的输出端有可能产生静态逻辑冒险。所以，如果某逻辑函数的输出Z 在其他输入信号一定的条件下呈Z =A +A 或Z =A A 的形式。就可确定Z 在信号A 发生突变时会产生静态逻辑冒险。
该判断法有着一定的局限性，因为大多数情况下输入变量都存在两个以上同时改变状态的可能性，这样就难以从逻辑函数式上判断出所有产生竞争—冒险的情况。
2. 卡诺图法
由于函数表达式中的一个与（或）项对应了卡诺图中函数值为“1”（“0”）的一个合并圈，各合并圈的关系是与（或）项相或（与）。当两个圈相切时，至少有一个输入变量取值不同。所以，若卡诺图中有圈相切，且相切的卡诺图格又没有同时被另一个圈包含，则当变量组合在相切方格之间变化时，可能出现输出Z =A +A 或Z =A A 的形式，从而产生冒险现象。
冒险是组合逻辑电路工作状态转换过程中经常出现的一种现象。如果负载是一些对尖峰脉冲敏感的电路（如时序电路），就会对其造成误动作，从而直接影响数字设备的稳定性和可靠性，因此，必须采取措施消除之。如果负载电路对尖峰脉冲不敏感（如负载为光电显示器件），就不必考虑这个问题。
消除组合逻辑电路中竞争―冒险的常用方法有：输出加滤波电容、修改逻辑设计、引入取样脉冲。
1. 输出加滤波电容
由于尖峰脉冲很窄（多在几十纳秒内），所以只要在组合电路输出端加一个几十至几百皮法的滤波电容，就可以把尖峰脉冲的幅度削弱至门电路的阈值电压之下。
2. 修改逻辑设计
（1） 增加多余项法 通过F =AB +A C +BC ，增加多余项BC ，来消除由于A 变化而引起的逻辑冒险。
（2） 卡诺图法 如前所述，当逻辑函数对应的卡诺图中存在相切圈且相切的卡诺图格又没有同时被另一个圈包含时，可能存在冒险现象。但如果相切格同时被另一个合并圈包含，可以分析函数不会出现Z =A +A 或Z =A A 的形式。所以只要在卡诺图中的相切圈上增加一个包含原取值不同的变量全部值的圈，就可以消除因该变量变化引起的竞争冒险现象。
3. 引入取样脉冲
根据静态冒险产生的原因可以分析，冒险现象仅发生在输入信号变化转换的瞬间。在稳定状态是不可能出现冒险信号的。因此，采用取样脉冲，禁止输出信号在输入信号转换瞬间变化，当输入信号稳定后允许输出根据新的输入转换，就可有效地避免各种冒险现象的发生。
上面介绍的三种消除组合逻辑电路尖峰脉冲的方法各有特点：接人滤波电容方法简单，但输出电压的波形随之变差，只适用于对输出波形的前、后沿无严格要求的场合。增加多余项法的适用范围有限，仅能改变如F =AB +A C +BC 函数中，当B = C =“1”时，由A 信号变化所引起的逻辑冒险。引入取样脉冲方法简单，而且不需增加电路元件，但使用这种方法时必须设法得到一个与输入信号同步的选通脉冲，且对该脉冲的宽度和使用时间有严格规定。
组合逻辑电路的冒险现象是一个重要实际问题。当设计出一个组合电路后，首先要进行静态测试，按真值表验证其电路的逻辑功能。再进行动态测试，观察电路是否存在竞争冒险现象，使设计出来的组合逻辑电路达到最佳。
三． 实验参考电路图
图9-2 冒险想象研究实现电原理图
四． 实验预习要求
1. 如何根据函数表达式或函数卡诺图分析和判断组合逻辑电路是否存在冒
险？ 如何估算冒险现象所产生的尖峰脉冲宽度？冒险现象如何防止？
2. 按实验要求设计出逻辑电路，并分析自己设计的逻辑电路是否可能产生冒险现象， 并设计出测试方法和消除方法。
五． 实验内容及步骤
1. 用门电路实现函数表达式F =A B C +A B D +B C
（1）判断在哪些输入信号组合变化条件下存在冒险现象。
（2）用修改逻辑设计，消除竞争冒险现象。画出修改后的逻辑电路图。
2. 连接图9-2所示的组合逻辑电路：
（1）输入端A 施加f =500kHz 的方波信号，用示波器记录输入和输出的工作波形，改变B ，C 状态，观察电路的冒险现象。此时电路出现的尖峰脉冲宽度是t pd 的几倍？
（2）用滤波法消除电路中的冒险现象，并通过实验进行验证。
注意 观察冒险现象时，要在输入端施加一个较高频率的信号；在消除冒险现象时，尽可能少变动原来的电路。
六． 实验设备和器材
名称 数量 型号
1. 双踪示波器 1台 学校自备
2. 函数信号发生器 1台 学校自备
3. 直流电源 1台 5V
4. 适配器 1只 SD128B
5. 14芯IC 插座 3只 SD143
6. 电容模块 1只 SD151
7. 集成芯片 若干 74LS00 74LS01 74LS32
8. 连接导线 若干 P2
9. 实验用6孔插件方板 297mm ×300mm
七． 实验思考题
1. 实验中的冒险现象是属于什么类型的冒险？
2. 用并联电容来抑制冒险现象时，若电容大于0.1μF ，电路可能会出现什么不良现 象？
3. 在观察冒险现象时，为什么要求输入端施加一个频率较高的信号？
4. 比较几种消除尖峰脉冲方法的优缺点。
5. 分析实验电路中出现干扰脉冲的原因。
八． 实验报告要求
1. 画出组合逻辑电路冒险现象的工作波形，以及消除冒险现象后的工作波形。
2. 记录检测结果，并进行总结分析。